“宫城雅记”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]非易失性半导体存储装置及其测试方法-CN201380069701.4有效
发明人： 宫城雅记;山崎太郎 -专利权人：艾普凌科有限公司
申请日： 2013-10-23 - 公布日： 2018-07-24 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种能够在不损害纠错部的功能的情况下以简单的电路实现小型化的非易失性半导体存储装置及其测试方法。纠错电路构成为只进行与数据比特相同数量的比特数的检错和纠正，通过不设置对检查比特进行检错和纠正的电路而使电路小型化。并且，在测试状态下，通过设置多路转换器来进行检查比特的检错和纠正，而能够实现包含检查比特在内的出厂检查，该多路转换器对从存储元件阵列读出的数据比特的一部分和检查比特进行更换而输入到纠错电路。
检错非易失性半导体存储装置多路转换器纠错电路检查纠正存储元件阵列电路小型化测试测试状态电路实现比特数纠错部读出出厂电路损害

[发明专利]无线通信装置-CN200710103583.0有效
发明人：酒井雅司;宫城雅记 -专利权人：精工电子有限公司
申请日： 2007-02-08 - 公布日： 2007-10-24 - 主分类号： H04Q7/32 文献下载
摘要：本发明提供了一种使用电池作为电源的、减少待机功率以省电的无线通信装置。该无线通信装置包括时间计量装置(210)以及多个时间信号输出装置(220～22n)，在独立的任意时间间隔内或者独立的任意的经过时间内，以必要最小限度的时间，仅必要最小限度的电路块或者通过必要最小限度的电源供给使多个电路块间歇地运行。
无线通信装置

[发明专利]复位信号产生电路和半导体集成电路器件-CN200610144733.8无效
发明人： 宫城雅记 -专利权人：精工电子有限公司
申请日： 2006-09-30 - 公布日： 2007-04-11 - 主分类号： G05F1/46 文献下载
摘要：提供了一种半导体集成电路器件，其包括用于检测多个电源电压的复位信号产生电路，其中消耗电流低且电路面积小。该半导体集成电路器件包括复位信号产生电路。复位信号产生电路包括多个电压检测电路，即使电源电压显著变化，其消耗电流也不改变，其中，电压检测电路的输出信号端子与多个N沟道增强型MIS晶体管的栅电极连接，其与电流镜电路的输出节点串联连接，以同时在电压检测电路的输出信号上进行放大和逻辑操作，从而实现低功耗，即使在宽操作电压范围内，以及减小的电路面积。
复位信号产生电路半导体集成电路器件

[发明专利]半导体器件的制造方法-CN200410035147.0无效
发明人： 宫城雅记;小西春男;久保和昭;小岛芳和;清水亭;齐藤丰;町田透;金子哲也 -专利权人：精工电子工业株式会社
申请日： 1995-06-03 - 公布日： 2005-04-20 - 主分类号： H01L21/336 文献下载
摘要：一种制造半导体器件的方法，其特征在于包括下列步骤：在基片表面上的第一导电类半导体区表面上形成场绝缘膜；在半导体区的第一和第二晶体管区的表面上，形成光刻胶，用于选择形成具有不同厚度的栅绝缘膜的区域；对应光刻胶形状形成具有不同厚度的栅绝缘膜；在第一和第二晶体管区的表面上形成沟道杂质区；在栅绝缘膜上构成栅电极图形；在第一晶体管区表面上形成第二导电类的源区和漏区，因而，用栅电极将它们分开；在栅电极上形成中间层绝缘膜；形成穿过中间绝缘膜的连接孔；和构成金属化布线图形，并覆盖在连接孔上；分割栅绝缘膜，在同一沟道上的源区与漏区之间，构成平面形的至少多个具有第一和第二厚度的栅绝缘膜区。
半导体器件制造方法

[发明专利]集成逻辑电路和电可擦可编程只读存储器-CN02148258.6无效
发明人：久保和昭;铃木幸夫;宫城雅记 -专利权人：精工电子工业株式会社
申请日： 1995-08-01 - 公布日： 2004-04-28 - 主分类号： G11C11/34 文献下载
摘要：本发明涉及一种集成逻辑电路和电可擦可编程只读存储器。其中包括在一半导体基片上形成的MOS晶体管电路，该电路在不同的最小工作电源电压下工作，这个MOS晶体管电路具有这样的结构，使在最小工作电源电压下工作的MOS晶体管的阈值电压降低，并且加长这个晶体管的沟道长度。此外，读出放大器电路包括具有一对输入端子的差分放大器电路，预充电电路和负载电路。
集成逻辑电路电可擦可编程只读存储器

[发明专利]半导体集成电路-CN96111734.6无效
发明人：小西春男;浜口正直;宫城雅记 -专利权人：精工电子工业株式会社
申请日： 1996-06-30 - 公布日： 2004-04-07 - 主分类号： H01L27/00 文献下载
摘要：一种半导体集成电路器件，其上安装有恒流电路，包括允许第1恒定电流流动的第1恒流源101；允许与第1恒流有不同大小的第2恒定电流流动的第2恒流源102；用第1恒定电流与第2恒定电流之差确定的第3恒定电流作恒流源，所述恒流电路中用于储存电荷的电容器、基准电压发生器电路和电压比较器电路相互连接，用所述恒定电路获得的极小恒定电流将电荷储存于电容器中，用电压比较器电路比较电容器的端子电压和基准电压发生器电路的输出电压。
半导体集成电路

[发明专利]闩锁电路-CN03131281.0有效
发明人： 宫城雅记 -专利权人：精工电子有限公司
申请日： 2003-05-14 - 公布日： 2003-11-26 - 主分类号： H03K3/356 文献下载
摘要：一种闩锁电路，配置成即使在电源工作时上电复位电路不工作，一个耗尽型MIS晶体管也会作为拉低元件连接到RS闩锁电路的输出端子，从而可靠地将RS闩锁电路激活到复位状态，由此防止电路或半导体集成电路设备的非预期操作。此外，耗尽型MIS晶体管的沟道杂质只引入了一部分，因此有可能以低电流消耗和低成本实现在安全性方面非常好的、易于操作的半导体集成电路设备。
电路

[发明专利]电压检测电路-CN02144211.8有效
发明人： 宫城雅记 -专利权人：精工电子有限公司
申请日： 2002-10-08 - 公布日： 2003-04-23 - 主分类号： G05F1/00 文献下载
摘要：一种电压检测电路，其损耗电流小，精确度高而且很少发生误操作。电压检测电路由偏置电路、电流镜电路、与该电流镜电路相连的负载MIS晶体管以及反相放大电路构成，其中电流驱动性能是由偏置电路的输出电压来改变的，在该电压检测电路中，检测和释放电源电压时的电流镜电路输出结点上的电压变化被极大地改变了，所以整个电路的泄露电流和所损耗电流可以被减少。此外，由于配备了多个偏置电路的负载P型MIS晶体管，因此检测电压和释放电压可以设计成具有滞后作用，从而可以避免检测和释放电压附近的检测输出VDETX的异常波动，还可以避免施加有检测输出的逻辑电路的误操作。
电压检测电路

[发明专利]互补非易失性存储电路-CN02103097.9有效
发明人： 宫城雅记 -专利权人：精工电子有限公司
申请日： 2002-02-10 - 公布日： 2002-09-25 - 主分类号： H01L27/105 文献下载
摘要：在FLOTOX型非易失性存储电路中,若数据写入电压低,即使非易失性存储元件在增强与耗尽状态下的阀值电压间差异小,也能从中高速读出数据。还能增加总的数据可重写次数。电路中,由于用两组能够存储有互补关系的数据的存储元件保存1位数据,即使两元件的阀值电压间差异小,也能从中读出数据。差分读出放大器读数据时,把Data线和DataX线的电位输入放大器的两个输入端,即使小电位差也能检测。因此能读出数据写入深度浅、即耗尽与增强状态间的阀值电压差小的存储元件对中的数据。且即使写入深度浅,由于可从元件对中读出数据,可降低写入电压且减小给隧道氧化膜的应力,增加了总的数据可重写次数。
互补非易失性存储电路

[发明专利]半导体器件-CN95108533.6无效
发明人： 宫城雅记;小西春男;久保和昭;小岛芳和;清水亭;齐藤丰;町田透;金子哲也 -专利权人：精工电子工业株式会社
申请日： 1995-06-03 - 公布日： 2002-08-28 - 主分类号： H01L27/088 文献下载
摘要：MISFET中，用第一栅电压使沟道表面反型的区域和用第二栅电压使沟道表面反型的区域是作为其元件按平面型设置在MISFET的沟道内。用P-型半导体基片的表面浓度决定具有第一杂质浓度的沟道区104，用图形106作掺杂掩模，用离子注入给所选区域掺入杂质来确定具有第二杂质浓度的沟道区105，并在P-型半导体基片的N-型MOSFET的沟道区内设置其它部分。第一第二杂质浓度的沟道区104和105分割成多个平面形。
半导体器件

[发明专利]半导体集成电路器件以及使用它们的电子装置-CN01121986.6无效
发明人：宇都宫文靖;齐藤丰;齐藤直人;小山内润;小西春男;宫城雅记 -专利权人：精工电子工业株式会社
申请日： 1995-07-25 - 公布日： 2002-08-21 - 主分类号： H01L27/04 文献下载
摘要：本发明的目的是提供一种电压提升电路,其中的多个以二极管方式连接的MOSFET是串联连接的,并且通过电容器将输入信号输入到MOSFET的节点上。并且通过电容器将输入信号输入到MOSFETM0至Mn的阈值VthMo至VthMn和电容元件C1至Cn的容量(C1至Ccn,或者通过为作为输入到信号提升电路的输入信号的时钟信号φ和φ*的波形高度值的电压提升电路形成一种结构为具有电压提升电路的电子装置提供高效率和低成本的半导体集成电路器件。
半导体集成电路器件以及使用它们电子装置

[发明专利]半导体集成电路器件-CN95115248.3无效
发明人：宇都宫文靖;齐藤丰;齐藤直人;小山内润;小西春男;宫城雅记 -专利权人：精工电子工业株式会社
申请日： 1995-07-25 - 公布日： 2002-04-10 - 主分类号： H01L27/105 文献下载
摘要：本发明的目的是提供一种电压提升电路，其中的多个以二极管方式连接的MOSFET是串联连接的，并且通过电容器将输入信号输入到MOSFET的节点上。并且通过电容器将输入信号输入到MOSFETM0至Mn的阈值VthMo至VthMn和电容元件C1至Cn的容量(C1至Ccn，或者通过为作为输入到信号提升电路的输入信号的时钟信号φ和φ*的波形高度值的电压提升电路形成一种结构为具有电压提升电路的电子装置提供高效率和低成本的半导体集成电路器件。$#!
半导体集成电路器件

[发明专利]半导体器件及其制造方法-CN01122711.7无效
发明人： 宫城雅记;小西春男;久保和昭;小岛芳和;清水亭;齐藤丰;町田透;金子哲也 -专利权人：精工电子工业株式会社
申请日： 1995-06-03 - 公布日： 2002-02-06 - 主分类号： H01L29/78 文献下载
摘要：MISFET中,用第一栅电压使沟道表面反型的区域和用第二栅电压使沟道表面反型的区域是作为其元件按平面型设置在MISFET的沟道内。用P－型半导体基片的表面浓度决定具有第一杂质浓度的沟道区104,用图形106作掺杂掩模,用离子注入给所选区域掺入杂质来确定具有第二杂质浓度的沟道区105,并在P－型半导体基片的N－型MOSFET的沟道区内设置其它部分。第一第二杂质浓度的沟道区104和105分割成多个平面形。
半导体器件及其制造方法

[发明专利]振荡电路和非易失半导体存储器-CN95105223.3无效
发明人： 宫城雅记;小岛芳和 -专利权人：精工电子工业株式会社
申请日： 1995-04-25 - 公布日： 2001-05-02 - 主分类号： G11C14/00 文献下载
摘要：一种环形振荡集成电路，能在低压取得稳定振荡频率，在高压抑制振荡频率升高，并能降低耗电量。该电路有第一和第二恒压发生电路２ａ和２ｂ，前者由增强型Ｐ－ＭＯＳ和耗尽型Ｎ－ＭＯＳ晶体管２１和２２组成，后者由耗尽型Ｎ－ＭＯＳ和增强型Ｎ－ＭＯＳ晶体管２３和２４组成。两电路分别产生的第一和第二恒压分别加到连接在各倒相电路２５之间的传输门２６的Ｐ－ＭＯＳ晶体管栅极和Ｎ－ＭＯＳ晶体管栅极上。采用环形振荡电路可以提供包含ＥＥＰＲＯＭ－ＩＣ的小型的寿命长的电子器件。
振荡电路非易失半导体存储器

1
共 14 条