“存储元件阵列”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2391510个，建议您升级VIP下载更多相关专利

[发明专利]存储元件阵列-CN200810125333.1有效
发明人：古田成生;增田雄一郎;高桥刚;小野雅敏 -专利权人：株式会社船井电机新应用技术研究所;船井电机株式会社
申请日： 2008-06-20 - 公布日： 2008-12-24 - 主分类号： H01L27/24 文献下载
摘要：本发明公开了一种存储元件阵列，包括排列成阵列的多个存储元件，其中所述存储元件是开关元件，每个开关元件包括纳米量级的间隙，其中通过在电极之间施加预定电压来产生电阻的开关现象，并且所述存储元件阵列设置有隧道元件，所述隧道元件分别串联连接所述开关元件，在施加所述预定电压时，每个所述隧道元件防止产生流向另一开关元件的潜通路电流。利用本发明，仅仅通过设置隧道元件这样的简单配置，就能够实现读取、写入以及删除数据的简化，并且能够提高开关元件的开关操作的稳定性，以及提高存储元件阵列的集成度。
存储元件阵列

[发明专利]用于编程反熔丝以修复存储器装置的设备和技术-CN202011049753.3在审
发明人： S·A·艾克迈尔;P·穆拉基 -专利权人：美光科技公司
申请日： 2020-09-29 - 公布日： 2021-04-13 - 主分类号： G11C29/00 文献下载
摘要：本申请案针对于用于编程反熔丝以修复存储器装置的设备和技术。一种设备可包含修复阵列，所述修复阵列包含用于替换存储器阵列中的有故障元件的元件，且所述设备可另外包含用于指示所述存储器阵列的哪些元件(如果存在的话)正被所述修复阵列内的元件替换的反熔丝阵列。所述反熔丝阵列可指示所述存储器阵列的正被所述修复阵列内的元件替换的元件的地址。所述反熔丝阵列可指示所述修复阵列内的所述元件的启用或停用，所述启用或停用指示是否启用所述修复阵列内的所述元件来替换所述存储器阵列的所述元件。所述反熔丝阵列可包含具有较低可靠性的反熔丝和具有较高可靠性的反熔丝。与所述修复阵列内的所述元件的所述启用相关联的反熔丝可包含具有所述较高可靠性的反熔丝。
用于编程反熔丝修复存储器装置设备技术

[发明专利]数据存储系统中的自主奇偶交换-CN201680062673.7有效
发明人： M·布劳姆;S·R·赫特兹勒尔 -专利权人：国际商业机器公司
申请日： 2016-09-02 - 公布日： 2021-12-14 - 主分类号： G06F11/10 文献下载
摘要：提供了一种用于增加存储系统中的存储元件阵列的故障容限的计算机实现的方法。计算机实现的方法包括配置阵列以在n1个存储元件集合中包括多个存储元件。该计算机实现的方法还包括配置纠删码，使得所述阵列的至少一列存储元件存储行奇偶校验信息，并且所述阵列的至少一行存储元件存储列奇偶校验信息。此外，计算机实现的方法还包括，存储数据的所述存储元件之一发生故障之后，从所述阵列中选择接收存储元件，通过执行奇偶校验交换操作来将所述数据的至少一部分重建到所述接收存储元件上，所述奇偶校验交换操作保持包含所述故障存储元件的所述存储元件集合的故障容限
数据存储系统中的自主奇偶交换

[发明专利]共享操作数的垂直和水平广播-CN202180064979.7在审
发明人：艾伦·H·拉什;赛提什·拉古杜;迈克尔·曼特;阿伦·瓦迪亚纳坦·安南塔纳拉扬;普拉萨德·纳加布沙南加里;马克西姆·V·卡扎科夫 -专利权人：超威半导体公司
申请日： 2021-09-24 - 公布日： 2023-07-11 - 主分类号： G06F9/28 文献下载
摘要：阵列处理器包括以行和列分布的处理器元件阵列。处理器元件阵列对参数值执行操作。阵列处理器还包括存储器接口，其将参数值的集合广播到处理器元件阵列的行和列的互斥子集。在一些情况下，阵列处理器包括：单指令多数据(SIMD)单元，其包括对应行中的处理器元件阵列的子集；工作组处理器(WGP)，其包括SIMD单元的子集二以及存储器结构，其被配置为与存储参数值的外部存储器互连存储器接口将参数值广播到SIMD单元，该SIMD单元包括与存储器接口相关联的行中的处理器元件阵列和跨WGP中的SIMD单元实施的处理器元件阵列的列。存储器接口经由存储器结构从外部存储器存取参数值。
共享作数垂直水平广播

[发明专利]用于重新配置双功能单元阵列的系统和方法-CN202080045663.9有效
发明人： D·J·古兹;W-T·刘 -专利权人：乔木有限责任合伙公司
申请日： 2020-04-20 - 公布日： 2023-03-28 - 主分类号： G11C15/00 文献下载
摘要：一种集成电路管芯元件，其包括：一个或多个现场可编程门阵列(FPGA)元件；可重新配置双功能存储器阵列，该可重新配置双功能存储器阵列包括多个可重新配置存储器阵列块，每个可重新配置存储器阵列块能够配置和重新配置为存储存储器阵列块或配置和重新配置为控制逻辑阵列块以用于控制一个或多个FPGA元件的至少一部分；以及控制逻辑电路，用于将每个可重新配置存储器阵列块配置为相应的存储器阵列块或配置为相应的逻辑阵列块以用于控制一个或多个FPGA元件。
用于重新配置功能单元阵列系统方法

[发明专利]用于脉动阵列架构的静态可调度馈送和排放结构-CN201810233525.8在审
发明人： R·黄;Y·T·刘;J·G·H·翁 -专利权人：英特尔公司
申请日： 2018-03-21 - 公布日： 2018-11-02 - 主分类号： G06F13/16 文献下载
摘要：公开了一种在集成电路的电路中实施的脉动阵列，其包括处理元件阵列，该处理元件阵列包括处理元件。脉动阵列包括通信耦合到处理元件阵列的一个或多个馈送器电路。一个或多个馈送器电路中的每个包括：第一区域，其被配置成接收存储在所述集成电路外部的存储器中的数据；以及第二区域，其被配置成向所述处理元件阵列发送所接收的数据，其中，从所述存储器传输到所述处理元件阵列的数据被所述第一区域和所述第二区域双重缓冲脉动阵列还包括通信耦合到所述处理元件阵列的一个或多个排出电路，所述排出电路包括被配置成存储由所述处理元件阵列输出的数据的一个或多个存储器缓冲器。
处理元件阵列脉动阵列电路第二区域第一区域通信耦合馈送器排出集成电路配置存储器缓冲器馈送存储器传输处理元件接收存储排放结构存储器可调度缓冲存储架构发送输出外部

[发明专利]随机存取存储器以及用于管理随机存取存储器的对应方法-CN202310432140.5在审
发明人： M·卡萨尔萨 -专利权人：意法半导体股份有限公司
申请日： 2023-04-21 - 公布日： 2023-10-24 - 主分类号： G11C7/10 文献下载
摘要：随机存取存储器(RAM)包括按行和列布置的阵列。存储元件的行对应于RAM的相应存储器位置。行中的存储元件具有公共门控时钟输入和相应数据输入，并且存储元件阵列的每个行包括多个D型锁存器。在操作中，RAM的地址输入接收标识RAM中的存储器位置的存储器地址。RAM的时钟门控电路装置基于在地址输入处接收的存储器地址，生成用于存储元件阵列的行的相应的门控时钟信号。存储器操作基于门控时钟信号，使用阵列的存储元件来执行。
随机存取存储器以及用于管理对应方法

[发明专利]天线阵列测试电路、相控天线阵列及测试其的方法-CN201910084744.9有效
发明人：阿德里安·A·希尔;康纳·C·麦克布莱德 -专利权人：罗克韦尔柯林斯公司
申请日： 2019-01-29 - 公布日： 2022-03-04 - 主分类号： G01R29/10 文献下载
摘要：提供了天线阵列测试电路、相控天线阵列及测试其的方法，天线阵列测试电路可以包括：电路，其包括多个存储寄存器、测试序列生成逻辑和测试控制逻辑。存储寄存器可以针对相控天线阵列的多个天线元件中的每个天线元件来存储对应的天线元件ID。存储寄存器可以存储指示测试步骤序列的测试步骤的测试步骤ID。针对相控天线阵列的每个天线元件，测试序列生成逻辑可以使用对应的天线元件ID和测试步骤ID来确定指示测试步骤期间天线元件的测试状态的对应的测试信号。测试控制逻辑可以使相控天线阵列的每个天线元件在测试步骤期间根据对应的测试信号来配置。
天线阵列测试电路方法

[发明专利]非易失性域和阵列唤醒和备份的配置位排序控制-CN201380046969.6有效
发明人： S·C·巴特玲;S·汉纳 -专利权人：德克萨斯仪器股份有限公司
申请日： 2013-09-10 - 公布日： 2018-10-02 - 主分类号： G06F11/10 文献下载
摘要：一种处理设备包括多个非易失性逻辑元件阵列域，该阵列域具有两个或更多个非易失性逻辑元件阵列，用于存储存储在多个易失性存储元件中的处理设备的机器状态(2006)。读取配置位以指导首先启用哪些非易失性逻辑元件阵列域(2008)，以及响应于进入唤醒或备份模式，指导恢复或备份首先启用的非易失性逻辑元件阵列域的顺序(2010)。能够读取配置位以指导首先启用的非易失性逻辑元件阵列域中的各个非易失性逻辑元件阵列如何恢复或备份的顺序以及并行性(2012)。通过多个非易失性逻辑元件阵列域中的首先启用的阵列域中的非易失性阵列的指令，能够控制恢复或备份的顺序。
非易失性逻辑元件阵列备份读取处理设备配置存储唤醒易失性存储元件非易失性阵列恢复备份模式非易失性机器状态并行性排序指令响应

[发明专利]一种存储单元阵列的制造方法与存储装置-CN200810149140.X有效
发明人：龙翔澜;林仲汉 -专利权人：旺宏电子股份有限公司;国际商用机器公司
申请日： 2008-09-12 - 公布日： 2010-03-24 - 主分类号： H01L21/82 文献下载
摘要：本发明是有关于一种存储单元阵列的制造方法与存储装置，其是基于蘑菇状相变化存储单元阵列，其是由形成一分离层于一接点阵列之上、形成一隔离层于分离层之上、以及由蚀刻工艺形成一存储元件开口阵列于隔离层之中而完成蚀刻掩膜是形成于存储元件开口中，其形成方法是补偿了存储元件开口的尺寸变化，因为开口的尺寸变化会受到蚀刻工艺的影响。蚀刻掩膜是用以蚀刻穿过分离层以定义一电极开口阵列。电极材料是沉积于电极开口之中；以及存储元件是形成于存储元件开口中。这些存储元件以及底电极是为自动对准的。
一种存储单元阵列制造方法装置

[发明专利]具有非易失性逻辑阵列备份相关应用的处理装置-CN201811580481.2有效
发明人： S·C·巴特林;S·卡纳 -专利权人：德克萨斯仪器股份有限公司
申请日： 2013-09-10 - 公布日： 2023-08-15 - 主分类号： G11C16/06 文献下载
摘要：本发明提供具有非易失性逻辑阵列备份相关应用的处理装置。一种处理装置(100)，使用多个易失性存储元件(120)操作。多个易失性存储元件(120)的N组的每组的M个易失性存储元件通过使用多路复用器(212)被连接到多个非易失性逻辑元件阵列中的N乘M大小的非易失性逻辑元件阵列(110)。多路复用器(212)连接N组中的一组到N乘M大小的非易失性逻辑元件阵列(110)以一次将来自M个易失性存储元件(120)的数据存储到N乘M大小的非易失性逻辑元件阵列(110)的一行中，或者一次将来自N乘M大小的非易失性逻辑元件阵列(110)的一行的数据写入到M个易失性存储元件(120)。相应的非易失性逻辑控制器(106)控制多路复用器(212)关于易失性存储元件(120)和非易失性存储元件(110)之间的连接的操作。
具有非易失性逻辑阵列备份相关应用处理装置

[发明专利]具有非易失性逻辑阵列备份相关应用的处理装置-CN201310532311.8有效
发明人： S·C·巴特林;S·卡纳 -专利权人：德克萨斯仪器股份有限公司
申请日： 2013-09-10 - 公布日： 2019-01-18 - 主分类号： G11C16/06 文献下载
摘要：一种处理装置(100)，使用多个易失性存储元件(120)操作。多个易失性存储元件(120)的N组的每组的M个易失性存储元件通过使用多路复用器(212)被连接到多个非易失性逻辑元件阵列中的N乘M大小的非易失性逻辑元件阵列(110)。多路复用器(212)连接N组中的一组到N乘M大小的非易失性逻辑元件阵列(110)以一次将来自M个易失性存储元件(120)的数据存储到N乘M大小的非易失性逻辑元件阵列(110)的一行中，或者一次将来自N乘M大小的非易失性逻辑元件阵列(110)的一行的数据写入到M个易失性存储元件(120)。相应的非易失性逻辑控制器(106)控制多路复用器(212)关于易失性存储元件(120)和非易失性存储元件(110)之间的连接的操作。
具有非易失性逻辑阵列备份相关应用处理装置

[发明专利]来自存储器元件网格的神经网络权重分发-CN202180025054.1在审
发明人：泽田润;D.莫德哈;A.S.卡西迪;J.V.亚瑟;T.纳亚克;C.奥尔特加奥特罗;B.S.塔巴;F.科普扬;P.达塔 -专利权人：国际商业机器公司
申请日： 2021-01-28 - 公布日： 2022-11-18 - 主分类号： G06N3/063 文献下载
摘要：在各实施例中，神经推理芯片包括至少一个神经核、存储器阵列、指令缓冲器和指令存储器。指令缓冲器具有对应于存储器阵列的多个元件中的每个元件的位置。指令存储器向指令缓冲器提供至少一个指令。当存储器阵列的多个元件中的至少一个的存储器包含与至少一个指令相关联的数据时，指令缓冲器从存储器阵列的至少一个元件在指令缓冲器中的相关联的位置向至少一个元件提供至少一个指令。存储器阵列的每个元件响应于来自指令缓冲器的相关联的指令的到达从其存储器向其水平缓冲器提供数据块。存储器阵列的每个元件的水平缓冲器向存储器阵列的另一个元件的水平缓冲器或向至少一个神经核提供数据块。
来自存储器元件网格神经网络权重分发

[发明专利]高动态范围图像传感器和图像捕获方法-CN202010504742.3有效
发明人：刘成明;代铁军;理查德·曼 -专利权人：豪威科技股份有限公司
申请日： 2020-06-05 - 公布日： 2023-04-07 - 主分类号： H04N23/54 文献下载
摘要：一种图像传感器，包括像素阵列以及第一存储元件、第二存储元件和中间存储元件。存储器元件分别存储第一曝光值、第二曝光值和中间曝光值。像素阵列包括像素子阵列，每个像素子阵列包括救援像素以及第一多个连续像素、第二多个连续像素和第三多个连续像素。第一多个像素中的每个像素连接到第一存储元件并且跨越像素子阵列的对角线相对角。第二多个像素中的每个像素连接到第二存储元件并且位于第一多个像素的第一侧。第三多个像素中的每个像素连接到第二存储元件并且位于第一多个像素的第二侧。救援像素连接到中间存储元件，并且(i)位于第一侧和第二侧中的一侧和/或(ii)与第一多个像素中的一个像素相邻。
动态范围图像传感器图像捕获方法

[发明专利]存储器结构及其制造与控制方法-CN202210064254.4在审
发明人：吴昭谊;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-20 - 公布日： 2022-12-20 - 主分类号： G11C11/22 文献下载
摘要：本公开的存储器结构包括：包括静态随机存取存储器元件的阵列的第一存储器区；包括单一晶体管‑单一电容器存储器元件的第二存储器区；以及包括铁电场效晶体管存储器元件的第三存储器区。存储器结构还包括至少一资料总线，横越第一、第二与第三存储器区而侧向延伸且经配置以提供第一、第二与第三存储器阵列之间的资料传输。存储器结构还包括形成于存储器结构的半导体材料层的周边电路元件。周边电路元件经配置以控制第一、第二与第三存储器阵列。第二与第三存储器阵列的至少其中一者可为3维存储器阵列。
存储器结构及其制造控制方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条