“宋昇珉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN201910609149.2有效
发明人：梁正吉;金相秀;金善昱;裵金钟;宋昇珉;郑秀真 -专利权人：三星电子株式会社
申请日： 2019-07-08 - 公布日： 2023-08-22 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件包括：鳍型有源区，沿第一方向延伸、从衬底突出；多个纳米片堆叠结构；阻挡膜，覆盖所述多个纳米片堆叠结构之中与鳍型有源区的两侧相邻的一对纳米片堆叠结构的每个的上表面的一部分和一个侧壁；栅电极，在鳍型有源区上沿与第一方向交叉的第二方向延伸，栅电极包括围绕所述多个纳米片的实际栅电极和设置在阻挡膜上的虚设栅电极；以及栅极电介质层，在实际栅电极与所述多个纳米片之间以及虚设栅电极与阻挡膜之间。
半导体器件

[发明专利]半导体器件及用于制造其的方法-CN201810192341.1有效
发明人：梁正吉;宋昇珉;金成玟;朴雨锡;裴金钟;裴东一 -专利权人：三星电子株式会社
申请日： 2018-03-08 - 公布日： 2023-08-15 - 主分类号： H01L21/8238 文献下载
摘要：提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。
半导体器件用于制造方法

[发明专利]半导体器件-CN202111331262.2在审
发明人： 宋昇珉;权兑勇;马在亨;李南玹 -专利权人：三星电子株式会社
申请日： 2021-11-11 - 公布日： 2022-05-27 - 主分类号： H01L23/48 文献下载
摘要：可以提供一种半导体器件，该半导体器件包括：衬底，包括在第一方向上延伸的划分区域；在衬底上的第一和第二有源图案，并且划分区域插设在其间，第一和第二有源图案在垂直于第一方向的第二方向上彼此间隔开；栅电极，在第一方向上延伸并与第一和第二有源图案交叉；在第一有源图案上的第一沟道图案；以及在第二有源图案上的第二沟道图案。在第一方向上，第一有源图案的最小宽度可以小于第二有源图案的最小宽度。第一沟道图案的与划分区域相邻的端部可以包括在第一方向上延伸的突出部分，并且该突出部分在平面图中可以具有三角形形状。
半导体器件

[发明专利]半导体装置-CN202111369158.2在审
发明人：刘庭均;许盛祺;朴星一;朴雨锡;宋昇珉 -专利权人：三星电子株式会社
申请日： 2021-11-18 - 公布日： 2022-05-27 - 主分类号： H01L27/092 文献下载
摘要：一种半导体装置包括：衬底，其包括第一区域和第二区域；第一有源图案，其位于第一区域上，第一有源图案包括第一源极/漏极图案和位于第一源极/漏极图案之间的第一沟道图案；第二有源图案，其位于第二区域上，第二有源图案包括第二源极/漏极图案和位于第二源极/漏极图案之间的第二沟道图案；以及位于第一沟道图案上的第一栅电极和位于第二沟道图案上的第二栅电极，其中，第一沟道图案的长度大于第二沟道图案的长度，第一沟道图案和第二沟道图案中的每一个包括堆叠在衬底上的多个半导体图案，并且第一沟道图案的至少两个半导体图案远离或朝向衬底的底表面弯折。
半导体装置

[发明专利]半导体装置-CN201710390940.X有效
发明人：梁正吉;裴东一;裴金钟;宋昇珉;李钟昊 -专利权人：三星电子株式会社
申请日： 2017-05-27 - 公布日： 2022-04-12 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种半导体装置，其包括：衬底上的绝缘层；第一沟道图案，其位于绝缘层上，并且接触绝缘层；第二沟道图案，其位于第一沟道图案上并且彼此水平地间隔开；栅极图案，其位于绝缘层上，并且包围第二沟道图案；以及各个第二沟道图案之间的源极/漏极图案。
半导体装置

[发明专利]非易失性存储器装置-CN202010805205.2在审
发明人：金江旻;宋昇珉;申载勋;申重植;林根元 -专利权人：三星电子株式会社
申请日： 2020-08-12 - 公布日： 2021-04-13 - 主分类号： H01L27/1157 文献下载
摘要：提供了一种非易失性存储器装置。所述非易失性存储器装置包括：基底；第一模制结构，设置在基底上并且包括多个第一栅电极；第二模制结构，设置在第一模制结构上并且包括多个第二栅电极；以及多个沟道结构，通过穿透第一模制结构和第二模制结构而与所述多个第一栅电极和所述多个第二栅电极交叉，其中，第一模制结构包括彼此间隔开的第一堆叠件和第二堆叠件，并且第二模制结构包括堆叠在第一堆叠件上的第三堆叠件、堆叠在第二堆叠件上的第四堆叠件以及连接第三堆叠件和第四堆叠件的第一连接部。
非易失性存储器装置

[发明专利]半导体器件-CN202010564186.9在审
发明人：申宇哲;金善昱;宋昇珉;李南玹 -专利权人：三星电子株式会社
申请日： 2020-06-19 - 公布日： 2021-02-02 - 主分类号： H01L29/78 文献下载
摘要：提供了一种半导体器件，所述半导体器件包括：基底，具有第一区域和第二区域；第一纳米线和第二纳米线，在第一区域中顺序地设置在基底上并且在第一方向上各自延伸；第三纳米线和第四纳米线，在第二区域中顺序地设置在基底上并且在第一方向上各自延伸；第一内间隔件，位于第一纳米线与第二纳米线之间，并且包括第一氢摩尔分数的氢；以及第二内间隔件，位于第三纳米线与第四纳米线之间，并且包括比第一氢摩尔分数大的第二氢摩尔分数的氢。
半导体器件

[发明专利]集成电路-CN202010223071.3在审
发明人： 宋昇珉;徐凤锡;梁正吉;郑秀真 -专利权人：三星电子株式会社
申请日： 2020-03-26 - 公布日： 2020-12-18 - 主分类号： H01L29/78 文献下载
摘要：一种集成电路包括：鳍式有源区，从衬底突出；多个半导体图案，位于所述鳍式有源区的上表面上；栅电极，围绕所述多个半导体图案并且包括主栅极部分和子栅极部分，所述主栅极部分位于所述多个半导体图案中的最上面的半导体图案上，所述子栅极部分分别位于所述鳍式有源区与所述多个半导体图案中的最下方的半导体图案之间以及所述多个半导体图案之间；间隔物结构，设置在所述主栅极部分的侧壁上；以及源极/漏极区，位于所述栅电极的一侧。所述源极/漏极区连接到所述多个半导体图案并且接触所述间隔物结构的底表面。所述最上面的半导体图案的顶部部分具有第一宽度。所述最上面的半导体图案的底部部分具有小于所述第一宽度的第二宽度。
集成电路

[发明专利]集成电路装置及其制造方法-CN202010332676.6在审
发明人： 宋昇珉;朴俊范;徐凤锡;梁正吉 -专利权人：三星电子株式会社
申请日： 2020-04-24 - 公布日： 2020-11-27 - 主分类号： H01L27/02 文献下载
摘要：提供了包括鳍形有源区的集成电路装置及其形成方法。所述装置可以包括鳍形有源区、鳍形有源区上的多个半导体图案、多个半导体图案上的栅电极以及分别位于栅电极的相对侧上的源极/漏极区。栅电极可以包括在最上面的半导体图案上延伸的主栅极部分以及在多个半导体图案中的两个相邻半导体图案之间延伸的子栅极部分。子栅极部分可以包括子栅极中心部分和子栅极边缘部分。在水平截面图中，子栅极中心部分在第一方向上的第一宽度可以小于子栅极边缘部分中的一个子栅极边缘部分在第一方向上的第二宽度。
集成电路装置及其制造方法

[发明专利]半导体器件-CN202010434781.0在审
发明人：梁正吉;宋昇珉;郑秀真;裵东一;徐凤锡 -专利权人：三星电子株式会社
申请日： 2020-05-21 - 公布日： 2020-11-24 - 主分类号： H01L29/78 文献下载
摘要：具有环栅结构的半导体器件包括：由第一沟槽分隔并在第一方向上延伸的第一鳍图案和第二鳍图案；在第一鳍图案上的第一纳米片；在第二鳍图案上的第二纳米片；第一鳍衬层，沿着第一沟槽的底表面和侧壁的至少一部分延伸；第一场绝缘层，设置在第一鳍衬层上并填充第一沟槽的一部分；以及第一栅极结构，与第一鳍图案的端部交叠并包括第一栅极间隔物。从第一沟槽的底表面到第一栅极间隔物的下表面的高度大于从第一沟槽的底表面到第一场绝缘层的上表面的高度。
半导体器件

[发明专利]半导体器件-CN202010159988.1在审
发明人：郑秀真;金善昱;朴俊范;宋昇珉 -专利权人：三星电子株式会社
申请日： 2020-03-10 - 公布日： 2020-11-17 - 主分类号： H01L29/78 文献下载
摘要：提供了一种半导体器件。所述半导体器件包括：有源图案，所述有源图案位于衬底上，所述有源图案在平行于衬底的上表面的第一方向上延伸；栅极结构，所述栅极结构位于所述有源图案上，所述栅极结构在平行于衬底的上表面并且与所述第一方向相交的第二方向上延伸；沟道，所述沟道在垂直于衬底的上表面的第三方向上彼此间隔开，每个所述沟道延伸穿过所述栅极结构；源极/漏极层，所述源极/漏极层位于所述有源图案的与所述栅极结构相邻的部分上，所述源极/漏极层接触所述沟道；以及牺牲图案，所述牺牲图案位于所述有源图案的所述部分在所述第二方向上的相对边缘中的每一边缘的上表面上，所述牺牲图案接触所述源极/漏极层的侧壁的下部并且包含硅锗。
半导体器件

[发明专利]包括鳍型场效应晶体管的半导体器件-CN201910145007.5在审
发明人：卢昶佑;宋昇珉;裵金钟;裵东一 -专利权人：三星电子株式会社
申请日： 2019-02-27 - 公布日： 2019-12-27 - 主分类号： H01L27/088 文献下载
摘要：一种包括鳍型场效应晶体管(fin‑FET)的半导体器件包括：设置在衬底上的有源鳍；在有源鳍的两侧上的隔离层；形成为与有源鳍和隔离层交叉的栅极结构；在栅极结构的侧壁上在有源鳍上的源极/漏极区；第一层间绝缘层，在隔离层上与栅极结构的侧壁的部分和源极/漏极区的表面的部分接触；蚀刻停止层，构造为重叠第一层间绝缘层、栅极结构的侧壁和源极/漏极区；以及接触插塞，形成为穿过蚀刻停止层以接触源极/漏极区。源极/漏极区具有与有源鳍的上表面接触的主生长部分。
源极/漏极区栅极结构隔离层侧壁绝缘层蚀刻停止层第一层鳍型场效应晶体管半导体器件接触插塞上表面衬底穿过生长

[发明专利]半导体器件-CN201811444764.4在审
发明人：郑秀真;裴东一;裴金钟;宋昇珉;梁正吉 -专利权人：三星电子株式会社
申请日： 2018-11-29 - 公布日： 2019-06-18 - 主分类号： H01L27/092 文献下载
摘要：本申请提供了一种半导体器件。所述半导体器件可以包括：位于衬底上的第一沟道图案和第二沟道图案、分别与所述第一沟道图案和所述第二沟道图案接触的第一源极/漏极图案和第二源极/漏极图案、以及分别与所述第一沟道图案和所述第二沟道图案交叠的第一栅极电极和第二栅极电极。所述第一栅极电极可以包括位于所述第一沟道图案的所述第一半导体图案与所述第二半导体图案之间的第一段。所述第一段可以包括朝向所述第一源极/漏极图案突出的第一凸出部分。所述第二栅极电极可以包括位于所述第二沟道图案的所述第三半导体图案与所述第四半导体图案之间的第二段。所述第二段可以包括朝向所述第二段的中心凹陷的凹入部分。
沟道图案半导体图案栅极电极半导体器件源极/漏极图案凸出中心凹陷凹入衬底交叠申请

[发明专利]半导体装置-CN201810846316.0在审
发明人：朴雨锡;宋昇珉;梁正吉;裵金钟;裵东一 -专利权人：三星电子株式会社
申请日： 2018-07-27 - 公布日： 2019-04-26 - 主分类号： H01L29/78 文献下载
摘要：一种半导体装置包括设置在衬底的第一区上的晶体管以及设置在衬底的第二区上的非有源组件，晶体管包括：源极/漏极区；多个沟道层，在分别连接源极/漏极区的同时在与衬底的上表面垂直的方向上彼此间隔开；栅极电极，环绕多个沟道层中的每一者；以及栅极绝缘体，位于栅极电极与多个沟道层之间。非有源组件包括：鳍结构，包括交替地堆叠的多个第一半导体图案与多个第二半导体图案；外延区，邻近鳍结构；非有源电极，与鳍结构相交；以及阻挡绝缘膜，位于非有源电极与鳍结构之间。本公开的半导体装置可以高速度运行，同时可考虑在操作方面具有高度准确性以及对半导体装置中所包括的晶体管的结构进行优化。
半导体装置鳍结构沟道层晶体管衬底半导体图案栅极电极源电极源组件源极/漏极区高度准确性栅极绝缘体阻挡绝缘膜垂直的第一区连接源漏极区上表面外延区堆叠相交环绕邻近优化

[发明专利]半导体装置-CN201811138537.9在审
发明人： 宋昇珉;朴雨锡;梁正吉;裵金钟;裵东一 -专利权人：三星电子株式会社
申请日： 2018-09-28 - 公布日： 2019-04-05 - 主分类号： H01L29/78 文献下载
摘要：本公开提供半导体装置。一种半导体装置包括衬底及在所述衬底上的栅极结构。所述半导体装置包括在所述衬底上的沟道。所述半导体装置包括在所述沟道上的源极/漏极层。此外，所述半导体装置包括在所述栅极结构的侧壁上的间隔件。所述间隔件包括在垂直方向上与所述沟道交叠的中心部分以及从所述中心部分突出的突出部分。本公开的半导体装置可具有良好的电特性。
半导体装置衬底沟道栅极结构间隔件源极/漏极部分突出电特性侧壁交叠

1
2
下一页»
尾页
共 16 条