“台湾积体电路制造股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果14464个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制造方法-CN202310548593.4在审
发明人：周雅琪;张玮玲;陈维仁;卢麒友 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-16 - 公布日： 2023-09-12 - 主分类号： H01L27/092 文献下载
摘要：本发明的实施例提供了一种器件，包括衬底，以及衬底中的第一阱区，第二阱区和伪区，其中伪区是位于第一阱区和第二阱区之间的非功能区。第一阱区被配置为接收第一电压，第二阱区被配置为接收不同于第一电压的第二电压。该器件还包括有源区，该有源区延伸穿过第一阱区的至少部分和伪区的至少部分，以及位于伪区且在第一栅极结构和第二栅极结构之间的至少一个隔离结构，第一栅极结构在该至少一个隔离结构的一侧的伪区中的有源区上方延伸，第二栅极结构在该至少一个隔离结构的另一侧。本发明的实施例还提供了一种制造半导体器件的方法。
半导体器件及其制造方法

[发明专利]制造半导体器件的方法和半导体器件-CN202310542611.8在审
发明人：陈定业;李威养;林家彬;王志庆 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-15 - 公布日： 2023-09-12 - 主分类号： H01L29/06 文献下载
摘要：在制造半导体器件的方法中，形成鳍结构，在鳍结构中，第一半导体层和第二半导体层交替地堆叠在衬底上方，蚀刻鳍结构的源极/漏极区域，从而形成源极/漏极间隔，横向蚀刻源极/漏极间隔中的第一半导体层的端部，在源极/漏极间隔的侧壁上形成第一绝缘层，部分地蚀刻第一绝缘层，从而在源极/漏极间隔的底部处形成第一底部间隔件，在源极/漏极间隔的侧壁上形成第二绝缘层，部分地蚀刻第二绝缘层，从而在第一半导体层的端面上形成内部间隔件，并在源极/漏极间隔的底部处留下第二绝缘层的作为第二底部间隔件，以及在源极/漏极间隔中形成源极/漏极外延层。本发明的实施例还提供了半导体器件。
制造半导体器件方法

[发明专利]半导体器件及其制造方法-CN202310551625.6在审
发明人：郑振辉;刘昌淼;郑铭龙 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-16 - 公布日： 2023-09-12 - 主分类号： H01L29/78 文献下载
摘要：方法包括：形成从衬底突出的半导体鳍；横跨半导体鳍形成伪栅极结构；使邻近伪栅极结构的区域中的半导体鳍凹进以形成凹槽；在凹槽中生长外延部件以完全覆盖半导体鳍的暴露在凹槽中的端部；修整外延部件以减小外延部件的宽度以再次暴露半导体鳍的端部的位于凹槽中的部分；在外延部件上沉积与半导体鳍的端部的暴露部分物理接触的介电层；以及用金属栅极结构替换伪栅极结构。本申请的实施例还涉及半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]堆叠器件装置、器件堆叠件和形成叠层晶圆堆叠件的方法-CN202310551630.7在审
发明人：薛婉君;周学良 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-16 - 公布日： 2023-09-12 - 主分类号： H01L23/538 文献下载
摘要：本文的实施例公开了用于堆叠半导体结构并且特别是用于具有高电压器件的堆叠半导体结构的沟槽隔离连接件。示例性堆叠器件装置包括具有第一器件的第一器件衬底以及具有第二器件的第二器件衬底。设置在第二器件衬底中的隔离结构围绕第二器件。隔离结构穿过第二器件衬底从第二器件衬底的第一表面延伸至第二器件衬底的第二表面。导电连接件设置在隔离结构中。导电连接件连接至第二器件和第一器件。导电连接件从第二器件衬底的第一表面延伸至第二器件衬底的第二表面。第一器件和第二器件可以分别是第一高电压器件和第二高电压器件。本申请的实施例还涉及堆叠器件装置、器件堆叠件和形成叠层晶圆堆叠件的方法。
堆叠器件装置形成叠层晶圆方法

[发明专利]半导体器件及其形成方法-CN202310415915.8在审
发明人：叶德强;史朝文;叶松峯;宋大豪;萧闵谦;郭峻江;林宗澍 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-04-18 - 公布日： 2023-09-12 - 主分类号： H01L23/48 文献下载
摘要：提供了集成电路封装件及其形成方法。在实施例中，器件包括：第一集成电路管芯；第二集成电路管芯；间隙填充电介质，位于第一集成电路管芯的第一侧壁和第二集成电路管芯的第二侧壁之间；保护盖，与间隙填充电介质、第一集成电路管芯的第一侧壁和第二集成电路管芯的第二侧壁重叠；以及隔离层，位于保护盖周围，隔离层设置在第一集成电路管芯和第二集成电路管芯上。本申请的实施例还涉及半导体器件及其形成方法。
半导体器件及其形成方法

[发明专利]半导体结构和形成半导体结构的方法-CN202010268836.5有效
发明人：程仲良;方子韦;吴俊毅;赵皇麟 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2020-04-08 - 公布日： 2023-09-12 - 主分类号： H01L29/78 文献下载
摘要：本文所述的实施例针对用于制造具有与基于铝的n型功函层相反的无铝n型功函层的晶体管的方法。该方法包括：形成设置在间隔开的源极/漏极外延层之间的沟道部分，以及在沟道部分上形成栅极堆叠件，其中，形成栅极堆叠件包括在沟道部分上沉积高k介电层并在介电层上沉积p型功函层。在沉积p型功函层之后，在没有真空破坏的情况下，在p型功函层上形成无铝n型功函层，并且在无铝n型功函层上沉积金属。该方法还包括沉积围绕间隔开的源极/漏极外延层和栅极堆叠件的绝缘层。本发明的实施例还涉及半导体结构和形成半导体结构的方法。
半导体结构形成方法

[发明专利]半导体器件及其形成方法-CN202010150288.6有效
发明人：黄麟淯;王圣璁;张家豪;林天禄;林佑明;王志豪 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2020-03-06 - 公布日： 2023-09-12 - 主分类号： H01L21/8234 文献下载
摘要：旨在提供源极/漏极隔离结构的方法和结构，该方法包括提供具有与第二源极/漏极区域相邻的第一源极/漏极区域的器件。在第一和第二源极/漏极区域之间以及第二源极/漏极区域的暴露的第一部分上方沉积掩模层。在沉积掩模层之后，蚀刻ILD层的设置在掩模层的任一侧上的第一部分，而基本不蚀刻掩模层，以暴露第二源极/漏极区域的第二部分并且暴露第一源极/漏极区域。在蚀刻ILD层的第一部分之后，蚀刻掩模层以形成L形掩模层。在形成L形掩模层之后，在暴露的第一源极/漏极区域上方形成第一金属层，并且在第二源极/漏极区域的暴露的第二部分上方形成第二金属层。本发明的实施例还涉及半导体器件及其形成方法。
半导体器件及其形成方法

[发明专利]存储器电路及其方法-CN202110247150.2有效
发明人：刘智民 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2021-03-05 - 公布日： 2023-09-12 - 主分类号： G11C17/16 文献下载
摘要：一种存储器电路，包括OTP单元、NVM单元以及耦合至OTP单元、NVM单元及放大器的第一输入端子的位线。放大器被配置为基于位线上的信号产生输出电压；ADC被配置为基于输出电压产生数字输出信号；比较器包括耦合至ADC的输出端口的第一输入端口，比较器被配置为响应于数字输出信号与在第二输入端口处接收的阈值电平的比较而输出数据位。本发明的实施例还涉及存储器电路上执行读取操作的方法以及配置存储器电路的方法。
存储器电路及其方法

[发明专利]半导体器件及其制造方法以及用于生成布局图的系统-CN202110502362.0有效
发明人：陈志良;吴国晖;田丽钧 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2021-05-08 - 公布日： 2023-09-12 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体器件包括具有有源区的半导体衬底和设置在半导体衬底下方的第一掩埋金属层。该第一掩埋金属层包括第一掩埋导电轨、从第一掩埋导电轨延伸的第一组掩埋导电指和与第一组掩埋导电指交错的第二组掩埋导电指。第一组和第二组掩埋导电指在有源区中的多于一个下方延伸。以这种方式，第一组和第二组掩埋导电指可用于在具有减小的电阻的首标电路中分配不同电压，诸如非门控参考电压TVDD和门控参考电压VVDD。本发明的实施例还公开了制造半导体器件的方法以及用于生成布局图的系统。
半导体器件及其制造方法以及用于生成布局系统

[发明专利]半导体器件及其制造方法-CN201910927999.7有效
发明人：许晁玮 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2019-09-27 - 公布日： 2023-09-12 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件包括鳍结构，设置在衬底上方，其中，鳍结构包括沟道层并且沿第一方向延伸；栅极结构，包括栅电极层和栅极介电层；侧壁间隔件，设置在栅极结构的相对侧面上；以及源极/漏极结构，包括在沿第一方向的截面中具有至少七个小平面的外延层。本发明的实施例还涉及制造半导体器件的方法。
半导体器件及其制造方法

[发明专利]生成集成电路布局图的方法、集成电路器件和系统-CN202011276793.1有效
发明人：张盟昇;陈建盈;黄家恩;王奕 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2020-11-16 - 公布日： 2023-09-12 - 主分类号： G06F30/392 文献下载
摘要：一种生成IC布局图的方法包括：将第一有源区域定位在第二有源区域和第三有源区域之间；使第一有源区域与第一栅极区域至第四栅极区域相交，以限定第一反熔丝位和第二反熔丝位的栅极位置；使第一有源区域和第二有源区域之间的第一导电区域和第二导电区域对准，从而使第一导电区域与第一栅极区域相交，第二导电区域与第四栅极区域相交，以及使第一有源区域和第三有源区域之间的第三导电区域和第四导电区域对准，从而使第三导电区域和第四导电区域与第一栅极区域和第三栅极区域相交，或者使第三导电区域和第四导电区域与第二栅极区域和第四栅极区域相交。本发明的实施例还涉及集成电路器件和系统。
生成集成电路布局方法器件系统

[实用新型]具有延伸接垫的图像传感器-CN202320887101.X有效
发明人：张胤杰;江彦廷;丁世汎;刘人诚 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-04-19 - 公布日： 2023-09-12 - 主分类号： H01L27/146 文献下载
摘要：本实用新型提供一种图像传感器。图像传感器包括设置在衬底上的图像感测组件、邻近于图像感测组件设置的延伸接垫，以及设置在延伸接垫上的多晶硅柱。图像传感器还包括设置在图像感测组件、延伸接垫和多晶硅柱上方的绝缘层。本实用新型可以提高器件性能和可靠性。
具有延伸图像传感器

[实用新型]记忆体装置-CN202320413473.9有效
发明人：陈自强;宋明远;黄圣熹;王善祥 -专利权人： 台湾积体电路制造股份有限公司;李兰史丹佛学院理事会
申请日： 2023-03-07 - 公布日： 2023-09-12 - 主分类号： G11C11/16 文献下载
摘要：在本实用新型的实施例中，一种记忆体装置包括自旋轨道矩接线、将自旋轨道矩接线的第一端耦接至第一源极线的写入晶体管、将自旋轨道矩接线的第二端耦接至第二源极线的源极晶体管，及耦接至自旋轨道矩接线的多个磁隧道结，其中磁隧道结在写入晶体管和源极晶体管之间的电流路径上。
记忆体装置

[实用新型]半导体记忆体装置-CN202320575285.6有效
发明人：张国彬;丁裕伟;黄国钦 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-03-22 - 公布日： 2023-09-12 - 主分类号： H10B63/00 文献下载
摘要：本实用新型的一些实施例是关于一种半导体记忆体装置，特别是具有垂直堆叠的源极、漏极及栅极连接的嵌入式记忆体装置。半导体记忆体装置包括基板及在第一方向上延伸的通道材料支柱。位元线设置在通道材料支柱上方且耦接到通道材料支柱，并且在垂直于第一方向的第二方向上延伸。字线在通道材料支柱的相对侧上并且在第三方向上延伸。第三方向垂直于第二方向。介电层分离字线与通道材料支柱。源极线在基板上方且直接在字线之下在第三方向上延伸。可变电阻记忆体层在源极线与介电层的外侧壁之间，横向围绕通道材料支柱的侧壁。
半导体记忆体装置

[发明专利]半导体装置及方法-CN202310523572.7在审
发明人：马少阳;温政彦;舒丽丽;李啟弘;杨育佳 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-10 - 公布日： 2023-09-08 - 主分类号： H01L27/092 文献下载
摘要：一种半导体装置包含在源极/漏极区中的晶种层以及提供形成的方法。半导体装置可以包含在基材上方的多个纳米结构、包围环绕多个纳米结构的栅极结构、相邻于多个纳米结构的源极/漏极区，以及在源极/漏极区和栅极结构之间的内间隔物。源极/漏极区可以包含多晶晶种层覆盖于多个纳米结构的侧壁和内间隔物的侧壁，以及晶种层上方的半导体层。半导体层可以具有比晶种层更高的掺杂物浓度。
半导体装置方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top