“台湾积体电路制造股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14464个，建议您升级VIP下载更多相关专利

[实用新型]半导体装置-CN202321096999.5有效
发明人：杜建德;刘致为 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-09 - 公布日： 2023-10-03 - 主分类号： H01L29/78 文献下载
摘要：半导体装置包括基板、多个源极/漏极区域、多个通道层及栅极结构。多个源极/漏极区域在基板之上。多个通道层沿着第一方向上在多个源极/漏极区域之间延伸且沿着垂直于基板的顶表面的第二方向上排列。在沿着垂直于第一方向的第三方向截取的一横截面中视角下，多个通道层中的第一通道层具有比多个通道层中的第二通道层的一横向尺寸小的一横向尺寸。栅极结构沿着第三方向延伸且围绕多个通道层中的第一通道层及第二通道层中的每一者。
半导体装置

[实用新型]半导体元件-CN202321242883.8有效
发明人：丁裕伟;张国彬;李泓儒;黄国钦 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-22 - 公布日： 2023-10-03 - 主分类号： H10N70/00 文献下载
摘要：揭示一种半导体元件。该半导体元件包括一半导体基板，及在该半导体基板上的一加热器元件，该加热器元件用以回应于流经该加热器元件的一电流产生热。该半导体元件亦包括具有一可程序化导电率的一导体材料，及在该加热器元件与该导体材料之间的一绝缘体层，其中该导体材料用以通过将一或多个电压差施加至该加热器元件及该导体材料中的一或多者来程序化，且其中该导体材料与该加热器元件之间的一电容用以由该些电压差控制，使得该电容在该导体材料在程序化中时比在该导体材料不在程序化中时低。
半导体元件

[实用新型]具有凹陷阻挡结构的影像传感器-CN202320960358.3有效
发明人：郭俊聪;卢玠甫 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-04-25 - 公布日： 2023-10-03 - 主分类号： H01L27/146 文献下载
摘要：本公开的各种实施例提供一种具有凹陷阻挡结构的影像传感器，影像传感器包括配置在衬底内的多个光电探测器，且多个光电探测器包括第一有源光电探测器与黑阶校正(BLC)光电探测器。金属网格结构在衬底的第一侧上，沿着第一有源光电探测器的周边，环绕第一有源光电探测器。凹陷阻挡结构覆盖衬底的第一侧上的BLC光电探测器。凹陷阻挡结构包括嵌入衬底的第一侧中的第一阻挡层以及位于第一阻挡层正上方的第二阻挡层。较厚的凹陷阻挡结构可有效阻挡入射辐射，而较薄的金属网格结构则有助于在较低的像素尺寸下进行缩放。在此实施例中，凹陷阻挡结构和金属网格结构可有效提升厚度均匀性，进而增加影像传感器的性能。
具有凹陷阻挡结构影像传感器

[实用新型]半导体装置-CN202321095193.4有效
发明人：陈姿妤;石昇弘;张富宸;涂国基 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-09 - 公布日： 2023-10-03 - 主分类号： H10N97/00 文献下载
摘要：揭示一种半导体装置。半导体装置包括半导体基板及位于半导体基板上的记忆单元，其中记忆单元包括底部触点、位于底部触点上的记忆层、位于记忆层上的顶部触点、横向围绕顶部触点的第一电隔离结构，以及横向围绕记忆层及底部触点的第二电隔离结构。
半导体装置

[发明专利]半导体器件及其形成方法-CN202310670962.7在审
发明人：江国诚;陈冠霖;朱熙甯;郑嵘健;王志豪 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-06-07 - 公布日： 2023-09-29 - 主分类号： H01L27/092 文献下载
摘要：一种半导体器件包括形成在衬底上方的第一纳米结构的第一垂直堆叠件；与第一垂直堆叠件相邻的第二纳米结构的第二垂直堆叠件；以及与第一纳米结构相邻的第一栅极结构。第一栅极结构包括位于第一纳米结构之间的第一栅极部分，以及从第一栅极部分的第一侧壁延伸至第一栅极部分的第二侧壁的第二栅极部分。第二侧壁位于第一侧壁和衬底之间，并且第二栅极部分为与第一栅极部分不同的材料。第二栅极结构与第二纳米结构相邻，以及第二壁结构位于第二栅极部分和第二栅极结构之间。本发明的实施例还提供了形成半导体器件的方法。
半导体器件及其形成方法

[发明专利]半导体装置及其制造方法-CN202310541566.4在审
发明人：赵翊翔;周志昇;杨舒庭;翁廷玮;徐鹏皓;黄俊贤;陈泓旭;许宏彰;张志维;蔡明兴 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-15 - 公布日： 2023-09-29 - 主分类号： H01L21/336 文献下载
摘要：本案涉及一种半导体装置及其制造方法。本案描述的预清洗技术可用以从半导体装置去除原生氧化物及/或其它污染物，这样的去除方式能降低截断、剪断及/或侧壁间隔物厚度减小的可能性。如本案所述，保护层形成在位于晶体管的栅极结构上方的盖层上。然后执行预清洗操作以从晶体管的源极/漏极区的顶表面去除原生氧化物。在预清洗操作中，被消耗的是保护层而不是盖层的材料。如此一来，保护层的使用降低了从盖层去除材料的可能性及/或减少了在预清洗操作期间材料从盖层去除的量。
半导体装置及其制造方法

[发明专利]半导体结构及其形成方法-CN202310684230.3在审
发明人：陈思桦;林政明;尤韦翔;何韦德;温伟源;廖思雅 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-06-09 - 公布日： 2023-09-29 - 主分类号： H01L21/8238 文献下载
摘要：提供了半导体结构及其形成方法。在一个实施例中，一种示例性方法包括：在衬底上方形成与半导体鳍接合的伪栅极堆叠件，在衬底上方共形地沉积第一介电层，在第一介电层上方共形地沉积第二介电层，回蚀刻第一介电层和第二介电层，以形成沿着伪栅极堆叠件的侧壁表面延伸的栅极间隔件，栅极间隔件包括第一介电层和第二介电层，在半导体鳍中及半导体鳍上方并且邻近伪栅极堆叠件形成源极/漏极部件，并且用栅极结构替换伪栅极堆叠件，其中，第一介电层的介电常数小于氧化硅的介电常数，并且第二介电层比第一介电层更不容易被氧化。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN202310684661.X在审
发明人：徐崇威;潘冠廷;朱龙琨;江国诚;王志豪;余佳霓 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-06-09 - 公布日： 2023-09-29 - 主分类号： H01L29/06 文献下载
摘要：在实施例中，器件包括：隔离区域，位于衬底上；第一纳米结构，位于隔离区域之上；第二纳米结构，位于隔离区域之上；第一栅极间隔件，位于第一纳米结构上；第二栅极间隔件，位于第二纳米结构上；介电壁，在顶视图中沿着第一方向位于第一栅极间隔件和第二栅极间隔件之间，在顶视图中，介电壁沿着第二方向设置在第一纳米结构和第二纳米结构之间，第一方向垂直于第二方向；以及栅极结构，位于第一纳米结构周围并且位于第二纳米结构周围，栅极结构的第一部分填充介电壁和第一纳米结构之间的第一区，栅极结构的第二部分填充介电壁和第二纳米结构之间的第二区。本申请的实施例还涉及半导体器件及其形成方法。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN202310583720.4在审
发明人：林子敬 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-05-23 - 公布日： 2023-09-29 - 主分类号： H01L21/336 文献下载
摘要：本公开涉及半导体结构及其形成方法。一种方法，包括：在半导体衬底之上形成多个半导体结构，在多个半导体结构的顶表面和侧壁上形成虚设栅极堆叠，在虚设栅极堆叠的侧壁上形成栅极间隔件，以及蚀刻虚设栅极堆叠的第一部分以在虚设栅极堆叠中形成贯穿栅极沟槽。虚设栅极堆叠包括位于第一部分的相反侧的第二部分和第三部分。通过贯穿栅极沟槽，多个半导体结构被蚀刻以形成位于贯穿栅极沟槽下方并且连接到贯穿栅极沟槽的沟槽组。沟槽组包括两个最外面的沟槽和位于两个最外面的沟槽之间的至少一个内部沟槽。两个最外面的沟槽比至少一个内部沟槽更深。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202310684955.2在审
发明人：黄一涵;张复成;蓝文廷;朱熙甯;黄麟淯;江国诚 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-06-09 - 公布日： 2023-09-29 - 主分类号： H01L21/768 文献下载
摘要：本公开描述了一种在晶圆边缘上形成具有氧化物结构的半导体结构的方法。该方法包括在第一衬底上形成器件层，在器件层上形成互连层，在互连层的顶表面上并沿着互连层的侧壁表面形成氧化物结构，在氧化物结构和互连层上形成接合层，以及用接合层将器件层接合到第二衬底。本申请的实施例还公开了一种半导体结构。
半导体结构及其形成方法

[发明专利]半导体器件及其制造方法-CN202310683090.8在审
发明人：张正伟;沙哈吉·B·摩尔;谭伦光;周其雨;白岳青 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-06-09 - 公布日： 2023-09-29 - 主分类号： H01L29/06 文献下载
摘要：公开了一种半导体器件和制造该半导体器件的方法。该半导体器件包括衬底、设置在衬底上的鳍基底、设置在鳍基底的第一部分上的纳米结构沟道区的堆叠件、围绕纳米结构沟道区的栅极结构、设置在鳍基底的第二部分上的源极/漏极(S/D)区、设置在S/D区和鳍基底之间的空气间隔件、以及介电层，介电层设置在空气间隔件和鳍基底之间。
半导体器件及其制造方法

[发明专利]半导体结构及其制造方法-CN202310169971.8在审
发明人：林汶儀;胡希圣;陈朝祺 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-02-27 - 公布日： 2023-09-29 - 主分类号： H01L27/088 文献下载
摘要：本揭示内容描述一种半导体结构及其制造方法，特别是具有异质结构通道层的半导体结构。该半导体结构包括基板及位于基板上的鳍片结构。该鳍片结构包括通道层及位于通道层与基板之间的底层。该通道层包括位于该底层顶部的第一部分、第二部分及第三部分。该第一部分及该第三部分包括与该底层相同的材料。该第二部分包括与该底层不同的材料。该半导体结构进一步包括位于该底层上且与该通道层相邻的第一源极/漏极结构及第二源极/漏极结构。该第一源极/漏极结构与该通道层的该第一部分接触。该第二源极/漏极结构与该通道层的该第三部分接触。
半导体结构及其制造方法

[发明专利]半导体封装件及其制造方法-CN202310443409.X在审
发明人：赖柏辰;游明志;廖莉菱;林昱圣;郑心圃 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-04-23 - 公布日： 2023-09-29 - 主分类号： H01L23/538 文献下载
摘要：本申请的实施例公开了一种半导体封装件及其制造方法。可以对应于高性能计算封装的半导体封装件包括中介层、衬底以及中介层和衬底之间的一种集成电路器件。可以对应于集成无源器件的集成电路器件在中介层的空腔内附接到中介层。将集成电路器件附接到中介层的空腔内会在集成电路器件和衬底之间产生间隙。这样，在半导体封装件的弯曲和/或变形期间，集成电路器件接触衬底的可能性降低。通过减少这种接触的可能性，可以避免对集成电路器件和/或衬底的损坏，以提高半导体封装件的可靠性和/或成品率。
半导体封装及其制造方法

[发明专利]封装结构及其形成方法-CN202310696395.2在审
发明人：曾建富;吴伟诚;袁玉洁;叶德强;张宏宾;谢正贤;许立翰 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-06-13 - 公布日： 2023-09-29 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种通过结构以及其形成方法获得制造灵活性和效率，其中可以形成RDL接触特征并与硅通孔(TSV)对齐，而不管用于形成TSV的制造过程和形成接触特征的制造过程之间的相应关键尺寸(CD)存在任何潜在不匹配。提供了用于底层TSV的自对准曝光的各种工艺，而不需要额外的微影步骤。
封装结构及其形成方法

[发明专利]磁性穿隧接面结构与其制造方法-CN201910880175.9有效
发明人：杨毅;沈冬娜;王郁仁 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2019-09-18 - 公布日： 2023-09-29 - 主分类号： H10N50/01 文献下载
摘要：一导电通路层沉积于一底电极上，接着导电通路层被图案化并修整以在底电极上形成次20nm的一导电通路。导电通路以一第一介电层封装，第一介电层被平坦化以暴露导电通路的一顶表面。一磁性穿隧接面堆叠沉积于封装的导电通路上，其中磁性穿隧接面堆叠包括至少一固定层(pinned layer)、一阻挡层及一自由层。一顶电极层沉积于磁性穿隧接面堆叠上，且被图案化并修整以形成一次30nm的硬掩模。将磁性穿隧接面堆叠使用硬掩模蚀刻以形成一磁性穿隧接面装置并将磁性穿隧接面堆叠过蚀刻至第一介电层中，但不蚀刻至底电极中，其中金属再沉积材料形成在磁性穿隧接面装置下的第一介电层的侧壁上，而不形成在磁性穿隧接面装置的阻挡层的侧壁上。
磁性穿隧接面结构与其制造方法