“贺冠中”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果31个，建议您升级VIP下载更多相关专利

[发明专利]碳化硅肖特基二极管及其制造方法-CN201811519390.8有效
发明人： 贺冠中 -专利权人：深圳方正微电子有限公司
申请日： 2018-12-12 - 公布日： 2023-08-04 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及肖特基二极管技术领域，具体提供一种碳化硅肖特基二极管及其制造方法。该碳化硅肖特基二极管的制造方法包括以下步骤，在形成掩膜层、隔离介质层、肖特基金属膜层、钝化层时，分若干次沉积，以降低应力集中的可能性，并调节应力分布。由此制造方法获得的碳化硅肖特基二极管具有成品合格率高，反向漏电电流小、反向击穿电压大，可靠性高，使用寿命长等特点。
碳化硅肖特基二极管及其制造方法

[发明专利]碳化硅功率器件结终端结构及制造方法、碳化硅功率器件-CN201811517728.6有效
发明人： 贺冠中 -专利权人：深圳方正微电子有限公司
申请日： 2018-12-12 - 公布日： 2023-04-14 - 主分类号： H01L21/04 文献下载
摘要：本发明提供一种碳化硅功率器件结终端结构及制造方法、碳化硅功率器件。其制造方法包括以下步骤：提供具有碳化硅外延层的衬底；自碳化硅外延层表面向远离碳化硅外延层的方向上，沉积形成层叠叠设的若干层介质薄膜；对介质薄膜进行多次刻蚀处理，使各介质薄膜具有不同边界；在介质薄膜表面形成便于进行P型杂质注入的硬掩膜图案；对碳化硅外延层表面进行P型杂质注入处理，获得具有不同深度和浓度分布的P型杂质；去除碳化硅外延层表面的硬掩膜和具有不同边界的介质薄膜，得到碳化硅功率器件结终端结构。由此制造方法实现对碳化硅外延层进行不同浓度和深度的P注入，从而获得结终端区域电场分布可控的碳化硅功率器件结终端结构。
碳化硅功率器件终端结构制造方法

[发明专利]离子注入工艺对准质量的检验方法-CN201610935706.6有效
发明人： 贺冠中 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-11-01 - 公布日： 2020-12-29 - 主分类号： H01L21/66 文献下载
摘要：本发明提供一种离子注入工艺对准质量的检验方法，包括：在半导体基底的预定区域形成具有第一图形的覆盖层；同时在半导体基底的目标区域和覆盖层上形成掩膜层，目标区域为需进行离子注入工艺的区域；以掩膜层为掩膜，先进行离子注入工艺；以掩膜层为掩膜，刻蚀覆盖层，形成第二图形；根据第一图形和第二图形的相对位置，检验离子注入工艺是否对准。本发明提供方法根据第一图形和第二图形的相对位置，即可检验离子注入工艺是否对准，解决了离子注入工艺去除掩模后无法判断离子注入图形对准质量的问题，尽早检测离子注入对准质量，使对准异常的产品无需完成后续生产流程，节约生产成本，提高半导体产品的市场竞争力。
离子注入工艺对准质量检验方法

[发明专利]碳化硅晶圆减薄方法-CN202010305427.8在审
发明人： 贺冠中;姚雪霞 -专利权人：深圳方正微电子有限公司
申请日： 2020-04-17 - 公布日： 2020-08-25 - 主分类号： H01L21/306 文献下载
摘要：本发明涉及一种碳化硅晶圆减薄方法，其包括：在碳化硅晶圆背面淀积铝；将所述碳化硅晶圆在高温的反应气体环境中进行热退火，以使所述碳化硅晶圆背面的硅与所述铝互溶，并使得碳析出；去除所述碳化硅晶圆背面的所述铝、互溶的所述铝、互溶的所述硅以及析出的所述碳，以实现对所述碳化硅晶圆的减薄。其优点是：利用铝在高温下与碳化硅中的硅发生互溶反应，来改变碳化硅背面表层的物理化学性质，从而降低其表层的硬度，达到能正常使用传统硅片减薄机台对碳化硅晶圆进行减薄的目的。
碳化硅晶圆减薄方法

[发明专利]沟槽肖特基器件的制作方法-CN201610532669.4有效
发明人： 贺冠中 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-07-07 - 公布日： 2020-08-07 - 主分类号： H01L21/265 文献下载
摘要：本发明实施例提供一种沟槽肖特基器件的制作方法。该方法包括：对硅衬底的预设区域进行刻蚀形成沟槽；在剩余硅衬底的表面和所述沟槽中填充旋涂玻璃；对所述旋涂玻璃进行回刻，去掉除沟槽内部的旋涂玻璃之外的旋涂玻璃，以露出所述硅衬底；对所述硅衬底进行阳极注入；去除所述沟槽内部的旋涂玻璃。本发明实施例在沟槽中填充旋涂玻璃，保证了沟槽被完全填充，从而保证了硼离子只能注入硅衬底的表面，另外，用氢氟酸去除沟槽内部旋涂玻璃的工艺成本低且去除效率高，降低了阳极注入的工艺成本，从而降低了沟槽肖特基器件的制造成本。
沟槽肖特基器件制作方法

[发明专利]碳化硅晶圆片及其制造方法-CN201811517736.0在审
发明人： 贺冠中 -专利权人：深圳方正微电子有限公司
申请日： 2018-12-12 - 公布日： 2020-05-22 - 主分类号： H01L21/56 文献下载
摘要：本发明涉及晶圆制造技术领域，具体提供一种碳化硅晶圆片及其制造方法。该碳化硅晶圆片的制造方法包括以下步骤，提供碳化硅晶圆；在碳化硅晶圆正面沉积形成一层缓冲膜层；在缓冲膜层表面沉积形成一层不透明膜层；在不透明膜层表面进行光刻胶的涂覆处理，获得一层光刻胶层；对光刻胶层进行曝光、显影处理，仅保留不透明膜层边缘区域的光刻胶层；对不透明膜层中无光刻胶保护的区域进行刻蚀处理，使缓冲膜层不被光刻胶保护的区域露出；去不被光刻胶保护区域部位的缓冲膜层；去除不透明膜层边缘区域的光刻胶层。本制造方法在碳化硅晶圆正面边缘上形成不透明膜层，可以有效解决碳化硅晶圆生产和硅晶圆生产制造的兼容问题。
碳化硅晶圆片及其制造方法

[发明专利]碳化硅绝缘栅场效应晶体管栅氧化层的制备方法-CN201910747690.X在审
发明人：陈建国;贺冠中 -专利权人：深圳方正微电子有限公司
申请日： 2019-08-14 - 公布日： 2020-05-22 - 主分类号： H01L29/739 文献下载
摘要：本发明属于半导体技术领域，尤其涉及一种碳化硅绝缘栅场效应晶体管栅氧化层的制备方法。本发明提供的碳化硅绝缘栅场效应晶体管栅氧化层的制备方法，包括：在碳化硅外延片的表面生长多晶硅膜层，氧化多晶硅膜层，使得多晶硅膜层完全氧化形成二氧化硅栅氧化层；其中，氧化所述多晶硅膜层的温度在1100℃以下。采用多晶硅作为栅氧化层的氧化原料，多晶硅未掺杂任何杂质，可获得高质量的二氧化硅栅氧化层，并精确控制栅氧化层厚度，且其氧化温度至少降低至1100℃，大大降低了工艺难度和生产能耗，具有较高的商业价值，利于企业量产。
碳化硅绝缘场效应晶体管氧化制备方法

[发明专利]晶圆加工方法和半导体器件的制备方法-CN201811315385.5在审
发明人： 贺冠中 -专利权人：深圳方正微电子有限公司
申请日： 2018-11-06 - 公布日： 2019-04-12 - 主分类号： H01L21/3105 文献下载
摘要：本发明属于半导体器件技术领域，具体涉及一种晶圆加工方法和半导体器件的制备方法。该晶圆加工方法包括如下步骤：提供碳化硅晶圆；所述碳化硅晶圆表面形成有多个管芯，相邻两管芯之间由划片道隔开；在所述碳化硅晶圆上涂布聚酰亚胺层，且所述聚酰亚胺层覆盖所述多个管芯和划片道；用光掩膜对所述聚酰亚胺层进行光刻处理，得到聚酰亚胺图案层；其中，所述聚酰亚胺图案层由相互隔开的第一聚酰亚胺材料图案和第二聚酰亚胺材料图案组成，所述第一聚酰亚胺材料图案包裹住所述管芯的边缘并延伸至所述划片道上，所述第二聚酰亚胺材料图案位于所述划片道上；以及沿所述划片道上进行切割处理。
聚酰亚胺材料管芯聚酰亚胺层碳化硅划片图案聚酰亚胺图案半导体器件晶圆加工划片道隔开晶圆制备半导体器件技术光刻处理晶圆表面光掩膜种晶切割延伸覆盖加工

[发明专利]一种集成电路的熔丝结构及其制造方法-CN201410045514.9有效
发明人： 贺冠中 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2014-02-08 - 公布日： 2019-01-22 - 主分类号： H01L23/525 文献下载
摘要：本发明提供一种集成电路的熔丝结构及其制造方法。本发明所述的制造方法包括如下步骤：在硅衬底的氧化硅层上形成接触孔；在所述接触孔和所述氧化硅层表面形成钛金属层；在所述钛金属层表面形成氮化钛层；在所述接触孔中形成金属插塞；刻蚀所述金属插塞外部的氮化钛层并暴露出所述氮化钛层下方的钛金属层；在所述金属插塞和所述暴露出的钛金属层表面形成金属层；光刻，并分别将所述金属层和其下方的钛金属层刻蚀成金属条和钛金属条，形成熔丝结构。本发明的集成电路的熔丝结构不含氮化钛材料，其在熔断过程中不会形成金属熔融体或金属残留，因此能够有效避免熔丝熔断功能失效，进而保障了产品的成品率和合格率。
钛金属层熔丝结构氮化钛层接触孔集成电路熔断金属插塞刻蚀制造表面形成金属氧化硅层表面氮化钛材料金属熔融体表面形成功能失效金属残留氧化硅层钛金属条成品率硅衬底金属层金属插金属条暴露光刻熔丝合格率

[发明专利]半导体金属引线的制造方法和半导体金属引线-CN201610955766.4在审
发明人： 贺冠中 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-10-27 - 公布日： 2018-05-04 - 主分类号： H01L21/48 文献下载
摘要：本发明的半导体金属引线的制造方法和半导体金属引线，其在半导体的制造方法中，通过在半导体衬底上进行绝缘介质生长，形成层间介质层；并对该层间介质层进行刻蚀，形成引线孔；在形成引线孔后的半导体衬底上沉积隔离介质，形成隔离层；在隔离层上沉积金属介质，形成金属层；对隔离层和金属层进行刻蚀，从而形成独特的由隔离层和金属层构成的两层金属引线结构，从根本上避免了金属层元素与半导体衬底层元素发生互溶的问题，提高半导体产品的生产良率和可靠性，降低生产成本，提高半导体制造的产品的市场竞争力。
半导体金属引线制造方法

[发明专利]一种沟槽式肖特基二极管及其制造方法-CN201610688193.3在审
发明人： 贺冠中 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-08-18 - 公布日： 2018-03-06 - 主分类号： H01L21/329 文献下载
摘要：本发明提供一种沟槽式肖特基二极管及其制造方法，该制造方法包括如下顺序进行的步骤在半导体硅片的外延层上形成沟槽；在外延层的表面和沟槽的内部形成二氧化硅层，二氧化硅层至少覆盖沟槽的底部；刻蚀，去除外延层表面的二氧化硅层和沟槽底部上方的二氧化硅层；在沟槽侧壁形成二氧化硅层，并使沟槽底部残留二氧化硅层的最小厚度不小于沟槽侧壁形成的二氧化硅层的厚度。采用本发明的制造方法制得的沟槽式肖特基二极管，具有良好的性能，尤其具有较大的反向击穿电压和较低的反向漏电流。
一种沟槽式肖特基二极管及其制造方法

[发明专利]碳化硅晶圆片的制备方法和碳化硅晶圆片-CN201610656629.0在审
发明人： 贺冠中 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-08-11 - 公布日： 2018-02-23 - 主分类号： C30B29/36 文献下载
摘要：本发明提供了一种碳化硅晶圆片的制备方法和碳化硅晶圆片，其中，制备方法包括在碳化硅基板的背面形成不透明的结构层，其中，所述不透明的结构层包括不透明的硅化物层、金属层和硅层中的至少一种。通过本发明的技术方案，有效地解决了碳化硅晶圆片兼容于标准集成电路工艺的技术问题。
碳化硅晶圆片制备方法

[发明专利]多晶硅回刻处理方法-CN201610639230.1在审
发明人： 贺冠中 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-08-05 - 公布日： 2018-02-13 - 主分类号： H01L21/28 文献下载
摘要：本发明的多晶硅回刻处理方法，通过在形成了沟槽的半导体衬底上形成栅氧化层和多晶硅层，并在该多晶硅层上形成一层第一氧化层，通过清洗该第一氧化层，再对去除了该第一氧化层后剩余的多晶硅层进行刻蚀。从而实现多晶硅回刻之前，采用氧化工艺和清洗工艺，去除多晶硅表面的氧化介质或其他沾污物质，改善多晶硅回刻的均匀性，解决多晶硅残留的问题，进而提高了半导体产品的生产良率和可靠性，降低了生产成本。
多晶硅回刻处理方法

[发明专利]电连接结构的制备方法和集成电路芯片-CN201610536973.6在审
发明人： 贺冠中 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-07-08 - 公布日： 2018-01-16 - 主分类号： H01L21/48 文献下载
摘要：本发明提供了一种电连接结构的制备方法和集成电路芯片，其中，制备方法包括依次在基板上形成多个载流子区和载流子区上方覆盖的绝缘掩膜结构后，在绝缘掩膜结构中形成接触孔；在接触孔中形成离子掺杂的多晶硅接触块；在离子掺杂的多晶硅接触块上方形成金属连线，以完成电连接结构的制备。通过本发明的技术方案，降低了因铝硅互溶导致接触不良的可能性，进而降低了集成电路断路的可能性，提升了集成电路的电路连接的可靠性。
连接结构制备方法集成电路芯片

[发明专利]一种掩膜结构及掩膜结构的制作方法-CN201610394660.1在审
发明人： 贺冠中 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-06-06 - 公布日： 2017-12-12 - 主分类号： H01L21/027 文献下载
摘要：本发明提供一种掩膜结构及掩膜结构的制作方法，包括位于衬底上的氧化层和位于所述氧化层上的绝缘层，在所述氧化层上设有氧化层沟槽，在所述绝缘层上设有与氧化层沟槽贯穿的绝缘层沟槽，氧化层沟槽的宽度大于绝缘层沟槽的宽度。一种的掩膜结构的制作方法，包括在衬底上依次形成氧化层和绝缘层；在所述氧化层和所述绝缘层上刻蚀出贯穿且等宽的沟槽；继续刻蚀氧化层，以形成沟槽宽度大于绝缘层沟槽宽度的氧化层沟槽。利用本发明的掩膜结构可刻蚀出上下同宽的衬沟槽，降低漏电，提高良率，所述方法便于形成上窄下宽的两个沟槽。
一种膜结构制作方法

1
2
3
下一页»
尾页
共 31 条