专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果286个,建议您升级VIP下载更多相关专利
  • [发明专利]一种一次性可编程存储器和电子设备-CN202210415932.7在审
  • 何世坤;张楠;黄张英 - 浙江驰拓科技有限公司
  • 2022-04-20 - 2023-10-27 - G11C11/16
  • 本申请公开了一次性可编程存储器和电子设备,属于磁旋存储领域,包括比较器、参考电阻、至少一个存储单元,存储单元包括磁性随机存储器和晶体管;磁性随机存储器中磁隧道结的第一端与晶体管的第一端连接,磁隧道结的第二端与位线连接;晶体管的第二端分别与源极线、比较器的第一端连接,比较器的第一端与源极线连接;磁隧道结的读电压由源极线处施加,读电压大于磁隧道结由平行态翻转到反平行态的电压。磁隧道结的读电压由源极线处施加,且大于由平行态翻转到反平行态的电压,所以读取的电阻为击穿态电阻或反平行态电阻,参考电阻的窗口即为反平行态电阻和击穿态电阻间的距离,窗口增大,且无需对磁隧道结的生产工艺做任何调整,非常简单。
  • 一种一次性可编程存储器电子设备
  • [发明专利]一种磁隧道结和磁性随机存储器-CN202210379868.1在审
  • 宫俊录;孙一慧;陈若飞 - 浙江驰拓科技有限公司
  • 2022-04-12 - 2023-10-27 - H10N50/10
  • 本申请公开了一种磁隧道结和磁性随机存储器,涉及磁性存储器领域,用于磁性随机存储器。磁隧道结包括依次层叠的第一自由层、增强层、第二自由层,第一自由层和/或第二自由层至少包括依次层叠的第一磁性单元层、第二磁性单元层、界面优化单元层和第三磁性单元层,界面优化单元层的材料为非磁性金属。磁隧道结的第一自由层和/或第二自由层除了包括第一磁性单元层、第二磁性单元层和第三磁性单元层,还包括界面优化单元层,其材料为非磁性金属,有利于改善第二磁性单元层和第三磁性单元层的界面质量,降低阻尼,提高自旋力矩转移效率,降低写电压和写电流。
  • 一种隧道磁性随机存储器
  • [发明专利]一种磁隧道结和磁性随机存储器-CN202210378927.3在审
  • 宫俊录;高扬 - 浙江驰拓科技有限公司
  • 2022-04-12 - 2023-10-27 - H10N50/10
  • 本申请公开了一种磁隧道结,涉及磁性存储器领域,用于磁性随机存储器。磁隧道结包括种子层、钉扎层,钉扎层包括在远离种子层方向上交替层叠的磁性单元层和金属单元层;距离种子层最近的金属单元层的厚度大于其余任一金属单元层的厚度,且具有[111]晶体结构。本申请钉扎层中包括多个交替层叠的磁性单元层和金属单元层,对于所有的金属单元层,距离种子层最近的金属单元层的厚度最厚,且具有[111]晶体结构,可以增强钉扎层的垂直磁各向异性,其余金属单元层的厚度较薄,可以减弱金属单元层中金属材料向势垒层的扩散,降低薄膜粗糙度,减少界面缺陷,改善势垒层薄膜质量,从而提升磁隧道结的耐擦写次数。本申请还提供一种磁性随机存储器。
  • 一种隧道磁性随机存储器
  • [发明专利]MRAM制备方法-CN202210328369.X在审
  • 郑泽杰;王跃锦;何世坤 - 浙江驰拓科技有限公司
  • 2022-03-30 - 2023-10-24 - H10N59/00
  • 本发明提供一种MRAM制备方法,包括:提供预制的衬底结构,其上有形成于阵列区的阵列区底部互连线、底电极、磁性隧道结,以及形成于逻辑区的逻辑区底部互连线,以及第一介质层;在磁性隧道结表面形成顶部电极材料层和硬掩膜材料层;光刻和刻蚀顶部电极材料层和硬掩膜材料层,形成顶部电极和硬掩膜层;回填介质,以硬掩膜层作为研磨停止层,研磨回填的介质至与硬掩膜层等高;选择性去除硬掩膜层,以自对准形成阵列区顶部通孔;单独制备逻辑区通孔。本发明能够提高MRAM制备工艺稳定性。
  • mram制备方法
  • [发明专利]一种存储器读数据稳定方法及装置-CN202210310434.6在审
  • 侯嘉;方伟 - 浙江驰拓科技有限公司
  • 2022-03-28 - 2023-10-10 - G11C7/06
  • 本发明公开了一种存储器读数据稳定方法及装置,在确定基准修调模块后,将基准修调模块的等效电阻值调节为预先得到的最佳电阻值,然后将与基准修调模块连接的灵敏放大器的第二输出端与待调修调模块连接,根据灵敏放大器调节的输出信号调节待调修调模块,以使各个参考电路与和各参考电路串联的第一修调模块串联后的总阻值均相等,增大了读窗口的大小,提高了读取数据的稳定性,且实现了对存储器中灵敏放大器的复用。
  • 一种存储器读数稳定方法装置
  • [发明专利]MRAM的制备方法-CN202210309668.9在审
  • 韩欣彤;申力杰;冀正辉;左正笏;汤佳杰 - 浙江驰拓科技有限公司
  • 2022-03-25 - 2023-10-10 - H10N50/01
  • 本发明提供一种MRAM的制备方法,包括:提供衬底,衬底上形成有通孔;在通孔上方形成第一底电极薄膜;对第一底电极薄膜进行第一次减薄处理;在第一次减薄后的第一底电极薄膜上方形成介质层薄膜;进行对准标记的光刻和刻蚀;去除介质层薄膜;对第一底电极薄膜进行第二次减薄处理;在第二次减薄后的第一底电极薄膜上方形成第二底电极薄膜。本发明能够提升第一层底电极薄膜防止铜扩散的能力。
  • mram制备方法
  • [发明专利]一种磁存储位元及其制作方法、磁存储器-CN202011496488.3有效
  • 韩谷昌;张恺烨;哀立波;杨晓蕾;刘波 - 浙江驰拓科技有限公司
  • 2020-12-17 - 2023-09-26 - H10N50/80
  • 本申请公开了磁存储位元及其制作方法和磁存储器,磁存储位元包括固定层、参考层、隧道层、自由层,自由层包括多个层叠的结构单元,结构单元包括在远离隧道层方向上层叠的铁磁层和氧化物传导层,铁磁层包括在远离隧道层方向上依次层叠的第一磁性层、间隔层、第二磁性层。自由层包括多个结构单元,每个结构单元包括铁磁层和氧化物传导层,即自由层中有多个氧化物传导层与铁磁层的界面,多层界面的各向异性能使自由层维持垂直各向异性,可提升数据保存时间,提高自旋转移矩翻转速度,且降低去磁化场,提高自由层的磁各向异性场,且不影响磁存储位元隧道磁阻;铁磁层又包括第一磁性层、间隔层、第二磁性层,提升自由层的厚度,从而提升数据保存时间。
  • 一种存储位元及其制作方法磁存储器
  • [发明专利]一种存储器及其制作方法-CN202210213392.4在审
  • 于志猛;何世坤 - 浙江驰拓科技有限公司
  • 2022-03-04 - 2023-09-15 - H10B61/00
  • 本申请公开了一种存储器及其制作方法,包括在底电路层的上表面同时形成存储阵列区的底电极以及逻辑区的第一顶部接触体;在存储阵列区待处理存储单元层的上表面和逻辑区形成图形化介质层;在图形化介质层的通孔中同时形成硬掩膜层和第二顶部接触体;硬掩膜层对应底电极,第二顶部接触体与第一顶部接触体接触连接;刻蚀待处理存储单元层形成存储单元层,得到存储器。本申请在形成存储阵列区的底电极的同时形成逻辑区的第一顶部接触体,在形成存储阵列区的硬掩膜层的同时形成逻辑区的第二顶部接触体,即逻辑区的顶部接触体分两次制作,且每次制作与存储阵列区中的结构同时完成,简化存储器的制作工艺,同时减少光罩的使用,降低成本。
  • 一种存储器及其制作方法
  • [发明专利]一种阻式存储器及其制作方法-CN202210204154.7在审
  • 于志猛;何世坤 - 浙江驰拓科技有限公司
  • 2022-03-02 - 2023-09-15 - H10N50/01
  • 本申请公开了一种阻式存储器及其制作方法,包括在底电路层的上表面依次沉积底电极层和硬掩膜层;采用反应离子刻蚀方式刻蚀硬掩膜层,得到图形化硬掩膜层;以图形化硬掩膜层作为掩膜,采用离子束刻蚀方式刻蚀底电极层,形成预处理底电极;底电极层未被刻穿;在预处理底电极上形成电极介质侧壁层;刻蚀电极介质侧壁层并刻穿电极层未被刻穿的区域,形成底电极;在底电极的上表面依次形成存储单元层和顶电路层,得到阻式存储器。本申请用反应离子刻蚀和离子束刻蚀相结合的方式制作底电极,解决制作小尺寸底电极过程中对设备的严格要求,能够在工艺设备或尺寸控制水平不佳情况下,满足阻式存储器对底电极的苛刻要求,降低制作难度。
  • 一种存储器及其制作方法
  • [发明专利]SoC芯片及SoC芯片的快速启动方法-CN202210205448.1在审
  • 林启春;王效;辛辉;陈楚君;张赞 - 浙江驰拓科技有限公司
  • 2022-03-02 - 2023-09-12 - G06F15/78
  • 本发明提供一种SoC芯片,其包括:可断电区和不断电区,其中可断电区包括系统总线、DDR控制器和非易失性存储器,DDR控制器与系统总线和SoC外部的DDR连接,用于在上电以及DDR配置失效时,对DDR执行校准及训练,得到配置DDR所使用的DDR设定值,并根据DDR设定值对DDR进行配置,还用于配置好DDR之后,控制系统总线和DDR之间的数据传输;非易失性存储器与系统总线连接,用于存储DDR设定值。本发明利用非易失性存储器保存校准及训练得到的DDR设定值,后续启动可实现低功耗快速启动。
  • soc芯片快速启动方法
  • [发明专利]一种PUF模块及集成PUF功能的MRAM-CN202210213777.0在审
  • 何世坤;王跃锦;黄张英;张楠;郑泽杰 - 浙江驰拓科技有限公司
  • 2022-03-04 - 2023-09-12 - G06F21/73
  • 本发明提供了一种PUF模块及集成PUF功能的MRAM,该PUF模块包括PUF数据阵列和PUF数据读电路。PUF数据阵列由多个PUF数据单元组成,每个PUF数据单元包含有一个磁性隧道结,每个PUF数据单元中的磁性隧道结能够被随机的形成为三种或四种逻辑状态中的一种逻辑状态。这三种或四种逻辑状态包括平行态和反平行态,还包括短路态或/和断路态。PUF数据读电路用于读取PUF数据阵列中每个磁性隧道结的逻辑状态,形成PUF数据。本申请有利于提高PUF安全系数,通过节省PUF数据单元所占用的面积利于芯片集成。
  • 一种puf模块集成功能mram
  • [发明专利]磁隧道结中势垒层的制备方法、磁隧道结及其制备方法-CN201911425363.9有效
  • 宫俊录;孟凡涛;蒋信;刘波 - 浙江驰拓科技有限公司
  • 2019-12-31 - 2023-08-04 - H10N50/80
  • 本发明提供了一种磁隧道结中势垒层的制备方法、磁隧道结及其制备方法。该制备方法包括以下步骤:在参考层或自由层上沉积n次势垒层材料,形成n层势垒层薄膜,在相邻各次沉积势垒层材料的步骤之间,对势垒层材料进行热处理,n为大于2的自然数。上述制备方法中通过各次热处理及下层势垒层薄膜的结构母版的诱导作用,优化了热处理后沉积形成的势垒层薄膜的晶化质量,减少了势垒层薄膜缺陷,提升了势垒层薄膜及其界面的质量,进而不仅降低了磁隧道结的电阻值,还能够保持较高的磁电阻,同时降低了写电压;通过上述沉积前的各次热处理,实验发现,磁隧道结的写电流也得到了降低,电阻及写电压的均一性有所改善,MTJ器件的耐擦写性也得到了提升。
  • 隧道结中势垒层制备方法及其
  • [实用新型]用于金属零件上芯的载具-CN202320278516.7有效
  • 鲁鹏棋;朱凯峰 - 浙江驰拓科技有限公司
  • 2023-02-08 - 2023-07-28 - H01L21/673
  • 本申请提供了一种用于金属零件上芯的载具。该用于金属零件上芯的载具包括基板和载具层,其中,载具层位于基板的表面上,载具层上设有多个限位结构,载具层用于封装过程的金属零件上芯过程中,限位结构用于对金属零件进行限位。该载具的载具层上设置有多个限位结构,可以使得多个金属零件限定在载具的固定位置上,使得后续上芯过程中,上芯设备可以对金属零件进行定位,实现逐个对金属零件进行自动上芯,进而解决了现有技术中需要逐个手动将金属零件放入上芯设备导致无法量产化上芯的问题。
  • 用于金属零件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top