“洪培真”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果55个，建议您升级VIP下载更多相关专利

[发明专利]一种三维NAND存储器及其制造方法-CN202010185973.2有效
发明人：张保;李春龙;洪培真;霍宗亮 -专利权人：中国科学院微电子研究所
申请日： 2020-03-17 - 公布日： 2023-07-25 - 主分类号： H10B53/30 文献下载
摘要：本申请提供一种三维NAND存储器及其制造方法，在衬底上可以形成有第一介质层和牺牲层构成的堆叠层，堆叠层中可以形成有贯穿至衬底的沟道孔，沟道孔中形成有沟道层，在沟道孔的开口处形成有与沟道层接触的漏极层，去除牺牲层后，可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层，而后利用刻蚀工艺形成贯穿至衬底的源极引出孔，这样衬底作为源极，漏极层作为漏极，金属层作为栅极，构成三维NAND存储器。这种器件中，第二介质层、存储层和金属层均设置于沟道孔外部，相比较于将这些膜层填充至沟道孔侧壁的器件而言，本申请实施例形成的膜层具有更高的均匀性和可靠性，形成的器件也具有较高的可靠性。
一种三维 nand 存储器及其制造方法

[发明专利]一种三维存储器及其制作方法-CN201911202324.2有效
发明人： 洪培真;李春龙;霍宗亮;邹兴奇;张瑜 -专利权人：中国科学院微电子研究所
申请日： 2019-11-29 - 公布日： 2023-05-16 - 主分类号： H01L29/78 文献下载
摘要：本申请提供一种铁电场效应晶体管、三维存储器及其制作方法，所述铁电场效应管和三维铁电存储器的结构，均包括铁电材料，采用铁电材料的极化状态表示数据。由于极化翻转具有极高的速度，可以在几个纳秒内完成，因此，本发明提供的场效应晶体管或三维存储器能够实现很快的速度；同时由于极化翻转所需的电压很低，不需要电荷泵等外围电路的辅助，因此，铁电场效应管和三维铁电存储器具有更低的能耗。另外，与现有技术中的闪存和DRAM等存储器基于电荷进行存储的原理不同，本发明提供的三维存储器依靠极化进行存储，具有更强的抗辐射能力，并且能够提高铁电存储器的存储密度，解决当前三维存储器的操作电压高以及反复擦写能力低的问题。
一种三维存储器及其制作方法

[发明专利]一种三维NAND型铁电存储器、制作方法及操作方法-CN201910349696.1有效
发明人：霍宗亮;李春龙;张瑜;洪培真;邹兴奇;靳磊 -专利权人：中国科学院微电子研究所
申请日： 2019-04-28 - 公布日： 2021-07-27 - 主分类号： H01L27/11597 文献下载
摘要：本发明提供了一种三维NAND型铁电存储器、制作方法及操作方法，该三维NAND型铁电存储器基于现有的铁电存储器结构，在铁电层和介质层之间插入一层辅栅极材料层，构成三维NAND型铁电存储器，单元的栅极叠层为主栅极材料层、铁电层、辅栅极材料层和介质层，配合辅栅极材料层单独对铁电层进行编程和擦除操作，从而有效改善铁电存储器的可靠性，即增大了存储窗口，提高了器件耐久性以及提升了器件的保持特性。
一种三维 nand 型铁电存储器制作方法操作方法

[发明专利]HZO基铁电器件及其制作方法-CN202110167372.3在审
发明人： 洪培真;李春龙;张保;霍宗亮;靳磊;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2021-02-05 - 公布日： 2021-06-11 - 主分类号： H01L49/02 文献下载
摘要：本申请公开了一种HZO基铁电器件及其制作方法，所述制作方法包括：提供一半导体晶圆，所述半导体晶圆具有相对的第一表面和第二表面；在所述第一表面形成氧化层；在所述氧化层背离所述半导体晶圆的一侧形成HZO层；在所述HZO层背离所述氧化层的一侧表面形成第一TiN层；在所述第一TiN层背离所述HZO层的一侧形成介质应力层；基于所述介质应力层施加的应力，对所述HZO层进行退火处理；完成退火处理后，去除所述介质应力层，在所述第一TiN层背离所述HZO层的一侧表面形成第一金属层；图形化所述第一金属层以及所述第一TiN层，形成第一电极。应用本发明提供的技术方案，通过在HZO的退火过程中施加应力，可以有效改善HZO基铁电器件的性能，提高HZO的铁电性。
hzo 基铁电器件及其制作方法

[发明专利]一种三维NAND型铁电存储器、制作方法及操作方法-CN201910350185.1有效
发明人：李春龙;霍宗亮;张瑜;洪培真;邹兴奇;靳磊 -专利权人：中国科学院微电子研究所
申请日： 2019-04-28 - 公布日： 2021-05-11 - 主分类号： H01L27/11597 文献下载
摘要：本发明提供了一种三维NAND型铁电存储器、制作方法及操作方法，该三维NAND型铁电存储器考虑到环删器件固有的电场调节作用，即相比平板叠栅，环栅介质叠层中，半径小的介质层电场增强，半径大的介质层电场减小，进而将铁电层集成在环栅的小半径内圈上，将介质层集成在大半径的外圈上，这样有效的调节了它们的电场分布，减小了介质层电场，增强了铁电层的电场，从而有效改善铁电存储器的可靠性，即增大了存储窗口，提高了器件耐久性以及提升了器件的保持特性。
一种三维 nand 型铁电存储器制作方法操作方法

[发明专利]三维存储器器件的复合衬底-CN202010587572.X有效
发明人：华文宇;夏志良;蒋阳波;刘藩东;洪培真;傅丰华;杨要华;曾明;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2018-03-01 - 公布日： 2021-02-19 - 主分类号： H01L27/1157 文献下载
摘要：本公开内容教导一种用于三维存储器器件的方法和结构。所述方法包含提供底部衬底以及在底部衬底之上形成多个掺杂层，多个掺杂层包含在厚度范围内的总厚度，使得多个掺杂层的顶表面基本上是平坦的，并且多个掺杂层中的每个掺杂层的掺杂浓度沿着基本上垂直前述顶表面的方向基本上是均匀的。
三维存储器器件复合衬底

[发明专利]纳米线阵列围栅MOSFET结构及其制作方法-CN201810143686.8有效
发明人：徐秋霞;周娜;李俊峰;洪培真;许高博;孟令款;贺晓彬;陈大鹏;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2018-02-11 - 公布日： 2021-01-15 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种纳米线阵列围栅MOSFET结构及其制作方法。其中，该制作方法包括：在衬底上形成由浅沟槽隔离区分隔开的N型MOSFET区域和/或P型MOSFET区域；在衬底上光刻出纳米线图案，并交替采用各向异性和各向同性等离子体刻蚀形成多层纳米线堆叠的硅纳米线阵列结构；在硅纳米线阵列结构的每个纳米线上形成牺牲氧化层，以调控纳米线的形状，然后去除牺牲氧化层；对于P型MOSFET区域，在硅纳米线上进行SiGe选择外延生长，SiGe上可选择覆盖Si膜作为保护膜，然后进行浓缩氧化，得到SiGe纳米线阵列结构；以及在纳米线阵列结构的周围制作高K栅介质层和金属栅层。该纳米线阵列围栅MOSFET结构既保留了Si纳米线围栅NMOSFET电子的良好迁移率，又提高了SiGe纳米线围栅PMOSFET的空穴迁移率。
纳米阵列 mosfet 结构及其制作方法

[发明专利]三维存储器设备的开口布局-CN202010840359.5在审
发明人：何佳;黄海辉;刘藩东;杨要华;洪培真;夏志良;霍宗亮;冯耀斌;陈保友;曹清晨 -专利权人：长江存储科技有限责任公司
申请日： 2018-03-01 - 公布日： 2021-01-08 - 主分类号： H01L27/11551 文献下载
摘要：本公开涉及三维存储器设备的开口布局，并公开了半导体设备以及用于形成半导体设备的方法。用于形成设备开口的方法包括：在衬底(200)的第一区域(I)和第二区域(II)上形成材料层(600)，该第一区域(I)邻近第二区域(II)；在材料层上(600)形成掩模层(500)，该掩模层(500)覆盖第一区域(I)和第二区域(II)；以及在掩模层(500)上形成图案化层(101)。图案化层(101)覆盖第一区域(I)和第二区域(II)并且包括对应于第一区域(I)的开口。多个开口包括与第一区域(I)和第二区域(II)的交界相邻的第一开口(110)、以及离该交界较远的第二开口(120)。沿着与衬底(200)的顶面平行的平面，第一开口(110)的尺寸大于第二开口(120)的尺寸。
三维存储器设备开口布局

[发明专利]存储结构及其制作方法-CN201810209625.7有效
发明人：何佳;霍宗亮;夏志良;隋翔宇;陆智勇;龚睿;洪培真;刘藩东;吴娴 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2018-03-14 - 公布日： 2020-11-20 - 主分类号： H01L27/11578 文献下载
摘要：本发明公开了一种存储结构及其制作方法，所述制作方法包括：提供一形成有沟槽的半导体结构；形成一多层薄膜层，所述多层薄膜层包括在所述半导体结构的顶部、所述沟槽的侧壁和底部的表面形成的第一介质层、覆盖所述第一介质层的电子储存层、以及覆盖所述电子储存层的第二介质层；刻蚀部分所述多层薄膜层，保留所述沟槽侧壁的多层薄膜层，并至少暴露出部分所述沟槽底部的所述电子储存层；去除所述沟槽底部的所述电子储存层。本发明通过去除所述沟槽底部的所述电子储存层，可以防止在所述沟槽底部的所述电子储存层中出现电子储存的现象，提高存储结构的性能。
存储结构及其制作方法

[发明专利]字线结构与三维存储器件-CN201880005524.6有效
发明人：徐强;刘藩东;霍宗亮;夏志良;杨要华;洪培真;华文宇;何佳 -专利权人：长江存储科技有限责任公司
申请日： 2018-03-02 - 公布日： 2020-11-17 - 主分类号： H01L27/11563 文献下载
摘要：公开了一种三维存储器件的方法和结构。在一示例中，存储器件包含衬底、具有第一长度的导体层的第一台阶，其包括在所述衬底上沿着第一方向延伸的第一多个导体层。第一方向实质上平行于所述衬底的顶表面。在一些实施例中，存储器件还包含至少一个连接部分，其导电地连接所述第一台阶中的两个或更多个导体层；以及第一金属接触通孔，其由所述第一台阶中的经连接的导体层导电地共享，以及所述第一金属接触通孔连接至第一金属互连。
结构三维存储器件

[发明专利]一种三维铁电存储器及其制造方法-CN201910227937.5有效
发明人：霍宗亮;李春龙;邹兴奇;洪培真;张瑜;靳磊 -专利权人：中国科学院微电子研究所
申请日： 2019-03-25 - 公布日： 2020-11-03 - 主分类号： H01L27/1159 文献下载
摘要：本发明提供了一种三维铁电存储器及其制造方法，包括：在衬底表面形成堆叠层，堆叠层包括多层交替排布的氧化硅层和多晶硅层；对堆叠层第一侧和第二侧的侧壁进行刻蚀，并在堆叠层的中间区域形成贯穿堆叠层的沟道孔，第一侧和第二侧为堆叠层相对的两个侧面；在沟道孔侧壁以及第一侧和第二侧的侧壁依次形成介质层和铁电层，铁电层的材料为掺杂的氧化铪；在沟道孔侧壁、第一侧和第二侧的侧壁以及堆叠层的顶部形成栅极层，并对栅极层进行刻蚀，形成在第三侧指向第四侧的方向上相互隔绝的多个栅极，第三侧和第四侧为堆叠层另外两个相对的侧面。由于铁电层的材料为掺杂的氧化铪，因此，可以减小三维存储器的工作电压，提高三维存储器的反复擦写能力。
一种三维存储器及其制造方法

[发明专利]三维存储器设备的开口布局-CN201880005594.1有效
发明人：何佳;黄海辉;刘藩东;杨要华;洪培真;夏志良;霍宗亮;冯耀斌;陈保友;曹清晨 -专利权人：长江存储科技有限责任公司
申请日： 2018-03-01 - 公布日： 2020-09-25 - 主分类号： H01L27/11551 文献下载
摘要：公开了半导体设备以及用于形成半导体设备的方法。用于形成设备开口的方法包括：在衬底(200)的第一区域(I)和第二区域(II)上形成材料层(600)，该第一区域(I)邻近第二区域(II)；在材料层上(600)形成掩模层(500)，该掩模层(500)覆盖第一区域(I)和第二区域(II)；以及在掩模层(500)上形成图案化层(101)。图案化层(101)覆盖第一区域(I)和第二区域(II)并且包括对应于第一区域(I)的开口。多个开口包含与第一区域(I)和第二区域(II)的交界相邻的第一开口(110)、以及离该交界较远的第二开口(120)。沿着与衬底(200)的顶面平行的平面，第一开口(110)的尺寸大于第二开口(120)的尺寸。
三维存储器设备开口布局

[发明专利]三维存储器器件的复合衬底-CN201880005190.2有效
发明人：华文宇;夏志良;蒋阳波;刘藩东;洪培真;傅丰华;杨要华;曾明;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2018-03-01 - 公布日： 2020-07-28 - 主分类号： H01L27/11524 文献下载
摘要：本公开内容教导一种用于三维存储器器件的方法和结构。所述方法包含提供底部衬底以及在底部衬底之上形成多个掺杂层，多个掺杂层包含在厚度范围内的总厚度，使得多个掺杂层的顶表面基本上是平坦的，并且多个掺杂层中的每个掺杂层的掺杂浓度沿着基本上垂直前述顶表面的方向基本上是均匀的。
三维存储器器件复合衬底

[发明专利]三维存储器及其形成方法-CN201710132422.8有效
发明人：徐强;刘藩东;霍宗亮;夏志良;杨要华;洪培真;华文宇;何佳 -专利权人：长江存储科技有限责任公司
申请日： 2017-03-07 - 公布日： 2020-05-26 - 主分类号： H01L27/115 文献下载
摘要：一种三维存储器及其形成方法，其中，三维存储器包括：衬底，所述衬底包括相邻的器件区和连接区；位于所述器件区和连接区衬底上的多个分立的叠层结构，所述叠层结构包括多层重叠的栅极；位于相邻叠层结构之间的器件区衬底上的隔离层；位于所述连接区衬底上的连接结构，所述连接结构连接相邻的叠层结构，所述连接结构包括多层重叠的电连接层，各层电连接层两端分别连接相邻叠层结构中位于同一层的栅极；分别位于各层栅极表面的若干插塞，各插塞与所接触的栅极、与所接触栅极位于同一层的栅极、以及与所接触栅极位于同一层的电连接层电连接。所述形成方法能够减少插塞的数量，简化工艺，减小存储器的体积，提高芯片的空间利用率。
三维存储器及其形成方法

[发明专利]一种标记图形及其形成方法-CN201710740889.0有效
发明人：李思晢;华文宇;洪培真;夏志良;骆中伟;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-25 - 公布日： 2020-05-12 - 主分类号： H01L27/1157 文献下载
摘要：提供一种用于3D NAND台阶的标记图形的形成方法，其特征在于：标记图形与顶部选择栅(TSG)图形通过一次掩模刻蚀同步形成于N‑O叠层，所形成的标记图形为凸起结构。该标记图形形成在外围台阶区域，且形成在TSG图形垫角落区域。通过将标记图案整合到TSG图形的制备工艺中，减少了整个台阶工艺的步骤，降低了3D NAND的制造成本，解决了台阶工艺中无法测量大台阶图形尺寸变化和套刻(overlay)的问题，同时可以间接反映大台阶侧壁形貌和倾角对应不同刻蚀次数的变化。
一种标记图形及其形成方法

1
2
3
4
下一页»
尾页
共 55 条