“格芯(美国)集成电路科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果162个，建议您升级VIP下载更多相关专利

[发明专利]传输驱动器阻抗校正电路-CN201710962987.9有效
发明人： S·希瓦拉姆;G·N·K·兰甘 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2017-10-17 - 公布日： 2021-04-16 - 主分类号： H03K19/0175 文献下载
摘要：本发明揭露一种传输驱动器阻抗校正电路。所揭露的电路包括：控制器，用以控制一组开关；比较器，具有与该控制器耦接的输出端；以及第一比较器输入端，耦接至：第一可选节点，耦接于第一p型可调电阻器片段(PSEG)与外部电阻器之间；以及第二可选节点，耦接于一对内部电阻器之间；以及第二比较器输入端，耦接至：第三可选节点，耦接于第二PSEG与t线圈(tcoil)电阻器之间，该t线圈电阻器还与n型可调电阻器片段(NSEG)串联耦接；以及第四可选节点，耦接于该t线圈电阻器与该NSEG之间。
传输驱动器阻抗校正电路

[发明专利]基于沟槽的电荷泵装置-CN201611102854.6有效
发明人：汉斯-彼特·摩尔;彼特·巴尔斯;朱尔根·法尔 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2016-12-05 - 公布日： 2021-04-02 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及基于沟槽的电荷泵装置，其提供一种半导体装置，包括全耗尽绝缘体上硅(FDSOI)衬底及电荷泵装置，其中，该FDSOI衬底包括半导体块体衬底，且该电荷泵装置包括形成于该FDSOI衬底中及上的晶体管装置，以及形成于该半导体块体衬底中并与该晶体管装置电性连接的沟槽电容器。本发明还提供一种半导体装置，包括：半导体块体衬底，包括第一源/漏区的第一晶体管装置，包括第二源/漏区的第二晶体管装置，包括第一内电容器电极及第一外电容器电极的第一沟槽电容器，以及包括第二内电容器电极及第二外电容器电极的第二沟槽电容器，其中，该第一内电容器电极与该第一源/漏区连接，且该第二内电容器电极与该第二源/漏区连接。
基于沟槽电荷装置

[发明专利]包括浮栅的扩展漏极场效应晶体管-CN202010804874.8在审
发明人：张明成;陈倪尔 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2020-08-12 - 公布日： 2021-03-30 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及包括浮栅的扩展漏极场效应晶体管，提供一种扩展漏极场效应晶体管的结构和形成一扩展漏极场效应晶体管的方法。源极区域耦接至半导体层，漏极区域耦接至该半导体层，以及第一栅极结构位于该半导体层的沟道区域上方。扩展漏极区域位于该沟道区域与该漏极区域之间。该扩展漏极区域包括位于该第一栅极结构与该漏极区域之间的该半导体层的一部分。第二栅极结构布设于该半导体层的该部分上方。
包括扩展场效应晶体管

[发明专利]闪速存储器装置-CN201710679414.5有效
发明人：瑞夫·理查;史芬·拜耳;J·保罗 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2017-08-10 - 公布日： 2021-03-30 - 主分类号： H01L27/11524 文献下载
摘要：本发明涉及闪速存储器装置，提供一种制造闪速存储器装置的方法，包括：提供绝缘体上硅(silicon‑on‑insulator；SOI)衬底，尤其是完全耗尽型绝缘体上硅(fully depleted silicon‑on‑insulator；FDSOI)衬底，其包括半导体块体衬底、形成于该半导体块体衬底上的埋置氧化物层以及形成于该埋置氧化物层上的半导体层；以及在该SOI衬底上形成存储器装置。在该SOI衬底上形成该闪速存储器装置包括形成闪速晶体管装置以及读取晶体管装置。
存储器装置

[发明专利]用于改善迁移率的具有应力材料的异质接面双极晶体管-CN201711291721.2有效
发明人：安东尼·K·史塔佩尔;夫厚尔·杰恩;瑞纳塔·A·卡米罗-卡斯罗 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2017-12-08 - 公布日： 2021-03-30 - 主分类号： H01L29/73 文献下载
摘要：本发明涉及用于改善迁移率的具有应力材料的异质接面双极晶体管，根据本文中的半导体装置，该装置包括衬底。主动装置形成在该衬底中。该主动装置包括集极区、形成于该集极区上的基极区、及形成于该基极区上的射极区。隔离结构围绕该主动装置而形成在该衬底中。以压缩材料填充的沟槽形成于该衬底中，并且侧向地安置成相邻于该射极区与基极区。该沟槽至少部分地延伸入该基极区内。
用于改善迁移率具有应力材料异质接面双极晶体管

[发明专利]包括伪栅极结构的集成电路及其形成方法-CN201710377340.X有效
发明人：艾略特·约翰·史密斯;詹·候尼史奇尔;陈倪尔;史芬·拜耳 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2017-05-25 - 公布日： 2021-03-26 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及包括伪栅极结构的集成电路及其形成方法，其中，一种集成电路包括第一晶体管、第二晶体管以及伪栅极结构。该第一晶体管包括第一栅极结构。该第一栅极结构包括：包括高k介电材料的第一栅极绝缘层以及第一栅极电极。该第二晶体管包括第二栅极结构。该第二栅极结构包括：包括该高k介电材料的第二栅极绝缘层以及第二栅极电极。该伪栅极结构布置于该第一晶体管与该第二晶体管之间，且基本不包括该高k介电材料。
包括栅极结构集成电路及其形成方法

[发明专利]具有独立调谐的阈值电压的场效应晶体管-CN202010847781.3在审
发明人：何肖丽;刘兵武;褚涛 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2020-08-21 - 公布日： 2021-03-23 - 主分类号： H01L27/092 文献下载
摘要：本发明涉及具有独立调谐的阈值电压的场效应晶体管，揭示场效应晶体管的结构以及形成场效应晶体管的结构的方法。半导体层包括第一沟道区及第二沟道区，第一场效应晶体管具有位于该第一沟道区上方的第一栅极介电层，且第二场效应晶体管具有位于该第二沟道区上方的第二栅极介电层。该第一及第二沟道区分别由本征半导体材料的未掺杂部分组成，该第一栅极介电层包含第一原子浓度的功函数金属，且该第二栅极介电层包含大于该第一栅极介电层中的该功函数金属的该第一原子浓度的第二原子浓度的该功函数金属。
具有独立调谐阈值电压场效应晶体管

[发明专利]用于可编程存储器阵列的字线电压产生器-CN201710574045.3有效
发明人：约翰·A·费尔德;艾瑞克·D·杭特史罗德 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2017-07-14 - 公布日： 2021-03-23 - 主分类号： G11C8/08 文献下载
摘要：本发明涉及用于可编程存储器阵列的字线电压产生器，关于一种产生高差动读取电流穿过非易失性存储器的方法，其包括自字线电压产生器接收电压读取输入，将第一电流输出至真数位线(BLT)，将第二电流输出至补数位线(BLC)，以及透过该第一电流与该第二电流间的差异产生该高差动读取电流。
用于可编程存储器阵列电压产生器

[发明专利]用于包含触发电压可调式叠接晶体管的ESD保护电路的方法-CN201710594433.8有效
发明人：李建兴;马哈德瓦尔·纳塔拉恩;曼约纳塔·普拉布 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2017-07-20 - 公布日： 2021-03-23 - 主分类号： H01L21/77 文献下载
摘要：本发明涉及用于包含触发电压可调式叠接晶体管的ESD保护电路的方法。具体实施例包括提供包括相邻第一类型井区的衬底，在该衬底上方，各对第一类型井区由第二类型井区所分开；提供位在各第一与第二类型井区中的一或多个接面区，各接面区属于第一类型或第二类型；形成彼此相隔、垂直于该第一与第二类型接面区并位在其上方的鳍片；以及通过在该第一类型井区中的该第一和第二类型接面区与该衬底之间形成电连接来形成接面类型装置，其中第一类型井区中的第一级接面类型装置包括堆叠的第一与第二类型接面区，以及其中该第一级接面类型装置是包括第一与第二类型接面区的相邻第二类型井区。
用于包含触发电压调式晶体管 esd 保护电路方法

[发明专利]适用于毫米波设备的发射器单元-CN202010756511.1在审
发明人：李世涛;方时君 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2020-07-31 - 公布日： 2021-03-19 - 主分类号： G01S7/282 文献下载
摘要：本发明涉及适用于毫米波设备的发射器单元，具有效率增加的发射器，例如可用在毫米波设备中。一种半导体设备，包括发射器，其包括：调制器，被配置为接收具有第一频率的差分输入信号并提供具有该第一频率和第一时钟相位的差分调制信号；包括一个或多个倍频器的串联，其中，该串联的倍频器被配置为接收该差分调制信号并提供具有大于该第一频率的第二频率以及具有第二时钟相位的差分第二信号；以及输出变压器，被配置为接收该差分第二信号并将该差分第二信号转换为单端输出信号。使用这种发射器的方法。用于制造包括这种发射器的设备的系统。
适用于毫米波设备发射器单元

[发明专利]用于电阻式晶种衬底电镀的导电总线条的结构及方法-CN201711213472.5有效
发明人： S·艾哈迈德;S·V·德斯潘德;荻野淳 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2017-11-28 - 公布日： 2021-03-19 - 主分类号： H01L23/58 文献下载
摘要：本发明涉及用于电阻式晶种衬底电镀的导电总线条的结构及方法，其中，一种方法包括提供上有水平与垂直切割道的半导体衬底，该切割道就印刷电路及/或半导体装置界定半导体区，该方法还包括在该半导体衬底上形成就该印刷电路及/或半导体装置作用为总线条的金属性结构。一种半导体结构以该方法来实现，该半导体结构包括上有水平与垂直切割道的半导体衬底(该切割道就印刷电路及/或半导体装置界定半导体区)、位在该半导体衬底上就该印刷电路及/或半导体装置作用为总线条的金属性结构、以及位在该半导体区中的印刷电路及/或半导体装置。
用于电阻式晶种衬底电镀导电线条结构方法

[发明专利]使用掺杂抛光材料控制内部裸片的均匀性-CN201710356596.2有效
发明人：黄海苟;刘金平;刘黄;T·赵 -专利权人： 格芯(美国)集成电路科技有限公司
申请日： 2017-05-19 - 公布日： 2021-03-19 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及使用掺杂抛光材料控制内部裸片的均匀性，各种实施例包括方法以及集成电路结构。在某些情况下，形成一集成电路结构的一方法可包括：形成一掩膜于一氧化层以及一底层鳍片结构组的上方，该鳍片结构组包括多个鳍片，各该鳍片具有一基板基部以及位于该基板基部上方的一硅化层；通过一开口注入该氮化层于该掩膜中；移除该掩膜；于移除该掩膜后，抛光覆盖该鳍片结构组的该氧化层以暴露该鳍片结构组；以及形成一氮化层于该鳍片结构组的上方。
使用掺杂抛光材料控制内部均匀

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
共 162 条