“彼特·巴尔斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]包括沟槽隔离的半导体装置-CN201810585622.3有效
发明人： 彼特·巴尔斯;宽特·葛斯荷夫;R·许泽利茨 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-06-08 - 公布日： 2023-05-16 - 主分类号： H01L21/762 文献下载
摘要：本发明涉及包括沟槽隔离的半导体装置，提供一种制造半导体装置的沟槽隔离的方法，包括：提供绝缘体上硅(SOI)衬底，其包括半导体块体衬底、形成于该半导体块体衬底上的埋置氧化物层、以及形成于该埋置氧化物层上的半导体层；形成穿过该半导体层并至少部分延伸至该埋置氧化物层中的沟槽；在该沟槽的侧壁形成衬里；将该沟槽加深至该半导体块体衬底中；用可流动介电材料填充该加深的沟槽；以及执行该可流动介电材料的退火。
包括沟槽隔离半导体装置

[发明专利]基于沟槽的电荷泵装置-CN201611102854.6有效
发明人：汉斯-彼特·摩尔;彼特·巴尔斯;朱尔根·法尔 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2016-12-05 - 公布日： 2021-04-02 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及基于沟槽的电荷泵装置，其提供一种半导体装置，包括全耗尽绝缘体上硅(FDSOI)衬底及电荷泵装置，其中，该FDSOI衬底包括半导体块体衬底，且该电荷泵装置包括形成于该FDSOI衬底中及上的晶体管装置，以及形成于该半导体块体衬底中并与该晶体管装置电性连接的沟槽电容器。本发明还提供一种半导体装置，包括：半导体块体衬底，包括第一源/漏区的第一晶体管装置，包括第二源/漏区的第二晶体管装置，包括第一内电容器电极及第一外电容器电极的第一沟槽电容器，以及包括第二内电容器电极及第二外电容器电极的第二沟槽电容器，其中，该第一内电容器电极与该第一源/漏区连接，且该第二内电容器电极与该第二源/漏区连接。
基于沟槽电荷装置

[发明专利]间隔物整合的方法及所产生的装置-CN201710331380.0有效
发明人：乔治·罗伯特·姆芬格;R·施波雷尔;R·J·卡特;彼特·巴尔斯;H·J·特厄斯;J·亨切尔 -专利权人：格罗方德半导体公司
申请日： 2017-05-11 - 公布日： 2021-01-15 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及间隔物整合的方法及所产生的装置，所提供的是一种就SG与EG结构以相异宽度形成匹配的PFET/NFET间隔物的方法、及一种就SG NFET与SG PFET结构及PFET/NFET EG结构形成相异宽度氮化物间隔物的方法、以及其各别产生的装置。具体实施例包括提供PFET SG与EG结构及NFET SG与EG结构；在衬底上方形成第一氮化物层；形成氧化物衬垫；在PFET及NFET EG结构的侧壁上形成第二氮化物层；移除第一氮化物层及氧化物衬垫在PFET SG与EG结构上方的水平部分；在各PFET SG与EG结构的对立侧上形成RSD结构；移除第一氮化物层及氧化物衬垫在NFET SG与EG结构上方的水平部分；以及在各NFET SG与EG结构的对立侧上形成RSD结构。
间隔整合方法产生装置

[发明专利]FINFET为基础的闪存胞-CN201710165125.3有效
发明人： 彼特·巴尔斯;朱尔根·法尔 -专利权人：格罗方德半导体公司
申请日： 2017-03-20 - 公布日： 2020-07-31 - 主分类号： H01L27/11524 文献下载
摘要：本发明涉及FINFET为基础的闪存胞，提供一种制造半导体装置的方法，其包括提供半导体基材，在半导体基材的逻辑区中形成第一多个半导体鳍片，在半导体基材的存储区中形成第二多个半导体鳍片，在第一多个半导体鳍片的诸鳍片之间、及第二多个半导体鳍片的诸鳍片之间形成绝缘层，在第一与第二多个半导体鳍片及绝缘层上方形成电极层，自栅极电极层起在逻辑区中的第一多个半导体鳍片的半导体鳍片上方形成栅极，以及自栅极电极层起在逻辑区中第二多个半导体鳍片的诸半导体鳍片之间形成感测栅极与控制栅极。
finfet 基础闪存

[发明专利]具有接触增强层的FDSOI半导体装置以及制造方法-CN201811348273.X在审
发明人： 彼特·巴尔斯;R·卡特;夫拉特·察哈恩;G·J·克拉思;恩拉·密特尔;大卫·理查;马布·拉汉德 -专利权人：格芯公司
申请日： 2018-11-13 - 公布日： 2019-05-21 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及具有接触增强层的FDSOI半导体装置以及制造方法，其中，形成接触的方法包括：形成由浅沟槽绝缘体区隔开的多个晶体管装置，晶体管装置包括半导体衬底，位于半导体块体衬底上的埋置绝缘体层，位于埋置绝缘体层上的半导体层，位于半导体层上的高k金属栅极堆叠以及位于高k金属栅极堆叠上方的栅极电极，位于半导体层上的抬升式源/漏区，以及位于抬升式源/漏区及栅极电极上方的硅化物接触层；在硅化物接触层上设置层间介电堆叠并平坦化层间介电堆叠；穿过层间介电堆叠至抬升式源/漏区上图案化多个接触；以及对于接触的至少其中一些，在接触上方图案化横向延伸接触区，横向延伸接触区延伸于邻近相应抬升式源/漏区的浅沟槽绝缘体区上方。
源/漏区抬升半导体层硅化物接触层金属栅极堆叠埋置绝缘体层半导体装置晶体管装置层间介电横向延伸绝缘体区栅极电极接触区浅沟槽图案化增强层衬底堆叠半导体块介电堆叠平坦化层隔开半导体制造邻近穿过延伸

1
共 5 条