“曾健庭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果119个，建议您升级VIP下载更多相关专利

[发明专利]集成电路及其形成方法-CN202110407791.X有效
发明人：彭士玮;林威呈;庄正吉;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-15 - 公布日： 2023-07-21 - 主分类号： H01L27/088 文献下载
摘要：集成电路包括具有前侧和背侧的条结构。栅极结构位于条结构的前侧上。该集成电路包括位于条结构的前侧之上的多个沟道层，其中多个沟道层中的每个包围在栅极结构内。隔离结构围绕条结构。集成电路包括位于隔离结构中的背侧通孔。外延结构位于条结构的前侧上。集成电路包括位于外延结构上方的接触件。接触件具有位于外延结构的第一侧上的第一部分。接触件的第一部分延伸至隔离结构中并且接触背侧通孔。该集成电路包括位于条结构的背侧上并且接触背侧通孔的背侧电源轨。本发明的实施例还涉及集成电路的形成方法。
集成电路及其形成方法

[发明专利]集成电路器件和制造方法以及制造半导体器件的方法-CN202310093393.4在审
发明人：彭士玮;萧志民;赖建文;曾健庭;邓宇伦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-07 - 公布日： 2023-06-27 - 主分类号： H01L21/768 文献下载
摘要：本申请的实施例提供了一种集成电路器件和制造方法以及制造半导体器件的方法，制造集成电路(IC)器件的方法包括以下操作：在半导体衬底上形成第一金属图案(Mx)，使用区域选择性沉积(ASD)在第一金属图案上形成包括形成在第一金属图案的相反边缘或端子部分附近的第一和第二通孔的第一通孔图案(Vx)，以及在第一通孔图案上形成第二金属图案(Mx+1)，其中基本上没有图案重叠以形成零封装，并且其中一对相邻通孔之间的距离对应于IC器件设计期间应用的一组设计规则所允许的最小端到端金属图案间隔。
集成电路器件制造方法以及半导体器件

[发明专利]半导体器件及其制造方法-CN202310085480.5在审
发明人： 曾健庭;萧锦涛;方上维;林俊言;黄圣丰;郑仪侃;鲁立忠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-01 - 公布日： 2023-06-27 - 主分类号： H01L27/088 文献下载
摘要：半导体器件包括位于第一行中的第一单元，其中，第一行在第一方向上延伸，第一单元具有在垂直于第一方向的第二方向上测量的第一单元高度。半导体器件还包括位于第一行中的第二单元，其中，第二单元具有在第二方向上测量的第二单元高度，第二单元高度小于第一单元高度。第二单元包括具有在第二方向上测量的第一宽度的第一有源区域以及具有在第二方向上测量的第二宽度的第二有源区域，其中，第二宽度与第一宽度不同。本申请的实施例还涉及制造半导体器件的方法。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN202310015553.3在审
发明人：彭士玮;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-01-04 - 公布日： 2023-06-23 - 主分类号： H01L23/544 文献下载
摘要：本公开提供了一种半导体器件及其制造方法。该半导体器件包括：第一单元、介电层和通道结构。第一单元具有输出端子。介电层设置在第一单元上。通道结构设置在介电层中。通道结构包括第一导电结构、第一导电层和第二导电结构。第一导电层电连接到单元的输出端子。第一导电层设置在第一导电结构上并电连接到第一导电结构。第二导电结构设置在第一导电层上并电连接到第一导电层。第二导电结构具有掩埋在介电层中的最顶部导电层。
半导体器件及其制造方法

[发明专利]集成电路及其形成方法-CN202310070877.7在审
发明人：彭士玮;萧志民;吴佳典;赖建文;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-01-17 - 公布日： 2023-06-09 - 主分类号： H01L27/12 文献下载
摘要：本发明的实施例提供了一种集成电路，包括第一有源区、第一接触件、第一栅极、第一导线、第一导体和第一通孔。在一些实施例中，第一有源区沿第一方向延伸。在一些实施例中，第一接触件在第二方向上延伸，并且至少与第一有源区重叠。在一些实施例中，第一栅极沿第二方向延伸，并且与第一有源区重叠。在一些实施例中，第一导线沿第一方向延伸，并且与第一栅极重叠。在一些实施例中，第一导体与第一接触件、第一栅极和第一导线重叠，并且在第一方向和第二方向上延伸。在一些实施例中，第一通孔位于第一导体和第一导线之间，并且将第一导体和第一导线电连接在一起。本发明的实施例还提供了一种制造集成电路的方法。
集成电路及其形成方法

[发明专利]双传输门及用于双传输门的双规则集成电路布局-CN201811629442.7有效
发明人：彭士玮;庄惠中;曾健庭;田丽钧;苏品岱;林威呈 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-12-29 - 公布日： 2023-04-11 - 主分类号： H03K17/687 文献下载
摘要：本发明的实施例公开了双传输门和用于双传输门的各种示例性集成电路布局。集成电路布局表示双高度集成电路布局，也称为双规则集成电路布局。这些双规则集成电路布局包括电子器件设计基板面的多行中的第一组行，和电子器件设计基板面的多行中的第二组行，以容纳半导体堆叠件的第一金属层。第一组行可以包括诸如第一PMOS晶体管和第一NMOS晶体管的第一对CMOS晶体管，并且第二组行可以包括诸如第二PMOS晶体管和第二NMOS晶体管的第二对CMOS晶体管。这些示例性集成电路布局公开了设置在半导体堆叠件的氧化物扩散(OD)层、多晶硅层、金属扩散(MD)层、第一金属层和/或第二金属层内的各种几何形状的各种配置和布置。
传输用于规则集成电路布局

[发明专利]半导体装置、半导体结构及其形成方法-CN201711077497.7有效
发明人：彭士玮;陈志良;杨超源;杨惠婷;曾健庭;林威呈 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-06 - 公布日： 2023-03-31 - 主分类号： H01L23/498 文献下载
摘要：一种半导体装置或结构包括第一图案金属层，所述第一图案金属层设置在第一供电金属区与第二供电金属区之间，所述第一图案金属层包括内部路线及电源路线。跟随引脚将第一供电金属区耦合到电源路线。第二供电金属区比第一供电金属区宽。第一供电金属区具有与第一图案金属层实质上相同的厚度。第一供电金属区包含第一金属且跟随引脚包含第二金属。
半导体装置结构及其形成方法

[发明专利]包含单元的集成电路及制造集成电路的方法-CN202210231206.X在审
发明人：邱德馨;彭士玮;林威呈;曾健庭;吕俊纬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-10 - 公布日： 2022-12-27 - 主分类号： H01L23/528 文献下载
摘要：一种包含单元的集成电路及制造集成电路的方法，集成电路包括多个背侧导电层，该些背侧导电层安置在一基板的一背侧上方。该些多个背侧导电层各自包括导电段。该些背侧导电层中的至少一者中的该些导电段用以传输一或多个电力信号。该些多个背侧导电层的该些导电段覆盖该基板的该背侧的选择区域，由此使该基板的该背侧的其他区域暴露。
包含单元集成电路制造方法

[发明专利]集成电路及其制造方法-CN202210262208.5在审
发明人：蔡铭谦;彭士玮;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-16 - 公布日： 2022-12-27 - 主分类号： H01L21/8238 文献下载
摘要：一种集成电路及其制造方法，集成电路包括第一电力轨、第二电力轨与电力分接单元。第一电力轨位于集成电路的第一面。第二电力轨位于集成电路的第二面。第一面与第二面位于至少一个互补场效应晶体管的相对面上。电力分接单元耦合至第一电力轨与第二电力轨，并且配置以从第一电力轨向第二电力轨提供电力。
集成电路及其制造方法

[发明专利]集成电路结构及其制造方法-CN202210974298.0在审
发明人：邱德馨;彭士玮;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-15 - 公布日： 2022-12-27 - 主分类号： H01L21/8234 文献下载
摘要：揭示了一种集成电路结构及其制造方法，集成电路结构包括栅极、第一导电线及一对第二导电线及第一馈通孔。栅极设置于集成电路结构的正面，且在介电层的第一侧上沿第一方向延伸。第一导电线及一对第二导电线设置于介电层的与第一侧相对的第二侧上及集成电路结构的与正面相对的背面上。在布局视图中，第一导电线插在一对第二导电线之间。第一馈通孔在不同于第一方向的第二方向上延伸穿过介电层。第一馈通孔将栅极耦合至第一导电线。
集成电路结构及其制造方法

[发明专利]具有背侧电源结构的垂直型半导体元件及其形成方法-CN202210042052.X在审
发明人：彭士玮;邱德馨;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-14 - 公布日： 2022-12-20 - 主分类号： H01L21/8234 文献下载
摘要：在一个例子中，所描述的半导体结构包括：闸极结构，包括闸极衬垫和闸极衬垫上的闸极接触件；位于闸极衬垫下方的第一源极区；位于闸极衬垫上方的第一漏极区，其中第一源极区、第一漏极区和闸极结构形成第一晶体管；位于闸极衬垫下方的第二源极区；位于闸极衬垫上方的第二漏极区，其中第二源极区、第二漏极区和闸极结构形成第二晶体管；以及至少一条金属线，位于第一源极区和第二源极区下方，并且与至少一个供应电源电性连接。
具有电源结构垂直半导体元件及其形成方法

[发明专利]半导体元件及其制造方法-CN202210146803.2在审
发明人：萧锦涛;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-17 - 公布日： 2022-11-04 - 主分类号： H01L21/8234 文献下载
摘要：本揭露有关于一种半导体元件及其制造方法，半导体元件包括具有第一侧及第二侧的基材。半导体元件在第一侧上包括：沿着第一横向方向延伸并且包含第一及第二子区域的主动区域，沿着第二横向方向延伸并且在主动区域上方设置的第一栅极结构，以及电性耦合至第一栅极结构的第一内连接结构。第一子及第二子区域设置在第一栅极结构的相对侧面上，其中第二横向方向垂直于第一横向方向。半导体元件在第二侧上包括电性耦合至第一子及第二子区域并且用以提供电源供应器的第二内连接结构。主动区域、第一栅极结构、第一内连接结构及第二内连接结构共同配置为去耦电容器。
半导体元件及其制造方法

[发明专利]半导体结构及其制造方法-CN202210145452.3在审
发明人：彭士玮;曾健庭;谢艮轩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-17 - 公布日： 2022-11-04 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构及其制造方法，半导体结构包括沿着第一方向延伸的第一栅极结构与第二栅极结构、沿着垂直第一方向的第二方向延伸的第一基层金属互连(M0)图案与第二M0图案、位于第一栅极结构与第二栅极结构之间且沿着第一方向延伸的第三M0图案、位于第一M0图案与第二M0图案之间且沿着第二方向延伸的第四M0图案与第五M0图案。第三M0图案的第一端与第二端分别连接第一M0图案与第二M0图案。在第一方向上的第四M0图案与第一M0图案之间的距离等于最小M0图案间距，且第四M0图案与第二M0图案之间的距离等于最小M0图案间距。
半导体结构及其制造方法

[发明专利]半导体器件、触发器电路和制造集成电路的方法-CN202210620674.6在审
发明人：黄敬余;彭士玮;曾威程;林威呈;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-01 - 公布日： 2022-11-01 - 主分类号： H03K3/356 文献下载
摘要：本发明的实施例提供了一种半导体器件、触发器电路和制造集成电路的方法。半导体器件包括第一、第二和第三导电区域以及第一有源区域和第二有源区域。第一导电区域具有第一宽度并沿着第一方向延伸。第二导电区域具有第二宽度并沿着第一方向延伸。第一宽度大于第二宽度。第一有源区域具有第三宽度并沿着第一方向延伸。第二有源区域具有第四宽度并沿着第一方向延伸。第三宽度小于第四宽度。第三导电区域沿着第二方向延伸并电连接至第一导电区域。第二方向与第一方向不同。第一有源区域和第二有源区域是相邻的有源区域。
半导体器件触发器电路制造集成电路方法

[发明专利]集成电路及制造半导体元件的方法-CN201710669088.X有效
发明人：彭士玮;王中兴;陈志良;杨超源;曾健庭;邱奕勋;侯元德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-08-08 - 公布日： 2022-10-28 - 主分类号： H01L27/02 文献下载
摘要：一种集成电路包括衬底以及形成于所述衬底上的第一组功能胞单元(functional cell unit)。每一所述功能胞单元包括具有不同阈值电压的一对功能单元以及位于其所述功能单元(functional cell)之间的填充单元(filler cell)。所述第一组功能胞单元中的所述功能胞单元的数目等于或大于第二组功能胞单元的数目，每一所述第二组功能胞单元包括具有不同阈值电压且彼此贴靠(abut)的一对功能单元。如此一来，能够减小所述集成电路的泄漏电流(leakage current)。
集成电路制造半导体元件方法

1
2
3
4
5
6
7
8
下一页»
尾页
共 119 条