“宋伟基”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]一种存储单元、制备方法、存储器及电子设备-CN202280003615.2在审
发明人：韩秋华;宋伟基;许俊豪 -专利权人：华为技术有限公司
申请日： 2022-02-07 - 公布日： 2023-10-17 - 主分类号： H01L27/10 文献下载
摘要：一种存储单元、制备方法、存储器及电子设备，用以降低存储单元的制备难度。其中，存储单元包括孔、环绕孔的堆叠结构、设置于孔内的第二金属层、设置于孔内且环绕第二金属层的隔离层、以及至少部分环绕隔离层的存储膜层，堆叠结构中包括交替堆叠的至少一层介质层和至少一层第一金属层，且每层第一金属层沿着孔的孔径的方向相对于相邻的介质层凹陷，存储膜层相背于隔离层的一侧接触堆叠结构中的第一金属层。通过使存储膜层至少填充在第一金属层相对于相邻的介质层的凹陷内，在底部刻蚀存储膜层的过程中，即使孔是倾斜的，也能由于凹陷的存在而保护位于凹陷内的存储膜层，该结构不需要刻蚀形成严格意义上的垂直孔，因此可降低存储单元的制备难度。
一种存储单元制备方法存储器电子设备

[发明专利]铁电存储器及其制造方法-CN202280004455.3在审
发明人：张恒;张禹;张敏;宋伟基;许俊豪 -专利权人：华为技术有限公司
申请日： 2022-01-19 - 公布日： 2023-09-22 - 主分类号： G11C11/22 文献下载
摘要：本公开的实施例涉及铁电存储器及其制造方法。铁电存储器包括鳍形态的第一电极，第一电极沿着第一水平方向延伸。第二电极至少部分覆盖第一电极的第一侧壁和与第一侧壁相对的第二侧壁。铁电层位于第一电极与第二电极之间。该铁电存储器包括立式排布的铁电存储器单元，使得铁电存储器单元的铁电电容能够在纵向的空间上扩展，以提高存储密度，降低存储芯片的成本。
存储器及其制造方法

[发明专利]封装结构及封装结构的制备方法-CN202080106503.0在审
发明人：赫然;许俊豪;朱伟骅;宋伟基;焦慧芳 -专利权人：华为技术有限公司
申请日： 2020-10-23 - 公布日： 2023-08-04 - 主分类号： H01L21/336 文献下载
摘要：本申请提供了一种封装结构和封装结构的制作方法。该封装结构包括：第一电子元件、导电通道、第一导电结构、第二导电结构；导电通道贯穿第一电子元件；第一导电结构设于导电通道的底部；第二导电结构通过第一导电结构与导电通道电连接；在预设温度下第一导电结构的材料扩散能力低于第二导电结构的材料扩散能力。通过将退火温度等预设温度下扩散能力较弱的第一导电结构设置在导电通道的底部，使得在形成导电通道过程中采用的过刻蚀工艺导致引起的反溅射对第一电子元件电学性能的影响减小。
封装结构制备方法

[发明专利]一种制作半导体器件的方法-CN201410016472.6有效
发明人：赵杰;宋伟基 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-01-14 - 公布日： 2019-07-26 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种制作半导体器件的方法，根据本发明提出了一种新的后高K/后金属栅极工艺，本发明的方法在PMOS和NMOS区域中形成金属栅极以减小等效氧化层厚度，采用一步或者多步氮处理工艺以在硅半导体衬底的表面掺杂氮，当在氮掺杂的硅衬底上生长化学氧化物层作为界面层时，最终形成的界面层具有高K值，例如界面层的材料为SiON，以减小反型层厚度和避免栅极泄露衰减露同时，本发明的制作方法适用于平面场效应晶体管半导体技术和FinFET半导体技术。
一种制作半导体器件方法

[发明专利]半导体结构的形成方法-CN201510271980.3有效
发明人：胡华勇;林益世;宋伟基 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-05-25 - 公布日： 2019-03-29 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构的形成方法，包括：在高K介质层以及第一凹槽、第二凹槽和第三凹槽的侧壁表面上形成第一金属层；在第一金属层上形成第二金属层；在第二金属层上形成无机填充层，无机填充层填充满第一凹槽、第二凹槽和第三凹槽，且第二区域的无机填充层的厚度大于第一区域的无机填充层的厚度；在所述无机填充层上形成可回流的有机涂层，第二区域的可回流的有机涂层的厚度小于第一区域的可回流的有机涂层的厚度；刻蚀去除第二区域和第一区域内的NMOS区上的可回流的有机涂层、无机填充层和第二金属层，暴露出第一金属层的表面。本发明的方法防止采用单一无机填充层带来的厚度差异并导致的不同区域的金属层的刻蚀损伤。
半导体结构形成方法

[发明专利]半导体器件的形成方法-CN201310745797.3有效
发明人：高汉杰;赵杰;宋伟基 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-30 - 公布日： 2018-08-10 - 主分类号： H01L21/28 文献下载
摘要：一种半导体器件的形成方法，包括：在刻蚀去除半导体衬底上的伪栅结构的伪栅材料层之前，先向半导体衬底上方的伪栅结构和伪栅结构周边的介质层内注入离子，从而在后续刻蚀伪栅材料层过程中，提高刻蚀伪栅材料层和介质层的刻蚀选择比，在去除伪栅材料层过程中，减小介质层，以及伪栅结构除伪栅材料层外其他结构被腐蚀的量。采用上述技术方案可在刻蚀伪栅材料层，在介质层内形成栅极凹槽后，有效降低在介质层表面形成与栅极凹槽相通的多余的凹槽的概率。避免在后续半导体器件的制备过程中，在多余凹槽内形成与金属插塞以及金属栅极电导通的导电层，造成金属插塞和金属栅极之间出现漏电的缺陷。
半导体器件形成方法

[发明专利]晶体管的形成方法-CN201410201379.2有效
发明人：曾以志;赵杰;宋伟基 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-05-13 - 公布日： 2018-07-10 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种晶体管的形成方法，对栅极结构露出的衬底进行刻蚀之前，先在所述栅极结构露出的衬底上进行外延生长，形成外延层，这样在对栅极结构露出的衬底进行刻蚀的过程中，需要先刻蚀所述外延层，使得刻蚀而成的Σ形凹槽的六边形的尖端的水平位置提高，缩小了Σ形凹槽的六边形的尖端与栅极结构之间的垂直距离，Σ形凹槽中形成的应力层也就越靠近栅极结构，能够提高晶体管的载流子迁移率，进而提高晶体管的性能。
栅极结构晶体管刻蚀形凹槽衬底六边形外延层载流子迁移率垂直距离外延生长应力层

[发明专利]晶体管的形成方法-CN201410136263.5有效
发明人：曾以志;宋伟基;赵杰 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-04-04 - 公布日： 2018-04-27 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种晶体管的形成方法，包括提供衬底；在所述衬底上形成多个伪栅结构采用流体化学气相沉积法，在所述伪栅结构之间填充第一介质层，使第一介质层低于所述伪栅结构；在所述伪栅结构以及第一介质层上形成第二介质层，所述第二介质层的致密性高于所述第一介质层的致密性；去除伪栅结构中的伪栅，形成开口；在所述开口中形成金属栅极。流体化学气相沉积法填充的第一介质层在初始具有流动性，能够较好地填充于伪栅结构之间，并且不容易产生空隙等缺陷，第二介质层的硬度及抗刻蚀能力较强，在之后的金属栅极的形成过程中第二介质层能够保持较好的形貌，从而使得后续能够形成高度较为统一的金属栅极，保证晶体管的质量。
晶体管形成方法

[发明专利]一种制作半导体器件的方法-CN201410033148.5有效
发明人：赵杰;宋伟基 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-01-24 - 公布日： 2017-12-05 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种制作半导体器件的方法，根据本发明的方法提出了采用牺牲层以实现形成NMOS金属栅极结构和PMOS金属栅极结构。在形成有牺牲层的条件下，NMOS金属栅极或者PMOS金属栅极的边缘没有隔离层。在本发明的制作方法中可以先形成PMOS金属栅极结构再形成NMOS金属栅极结构，还可以先形成NMOS金属栅极结构再形成PMOS金属栅极结构。
一种制作半导体器件方法

[发明专利]一种FinFET器件的制造方法-CN201410141011.1在审
发明人：林艺辉;宋伟基;张琴 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-04-09 - 公布日： 2015-10-14 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种FinFET器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成有多个鳍片，在鳍片之间形成有隔离结构；实施臭氧清洗处理，以在鳍片的未被隔离结构遮蔽的表面形成氧化层；实施SiCoNi清洗处理，直至去除氧化层。根据本发明，通过依次实施的臭氧清洗处理和SiCoNi清洗处理，可以明显改善鳍片表面的粗糙度，确保不影响后续执行的工艺步骤的实施效果。
一种 finfet 器件制造方法

[发明专利]一种半导体器件及其制造方法-CN201410088249.2在审
发明人：李勇;张帅;赵杰;宋伟基 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-03-11 - 公布日： 2015-09-16 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种半导体器件及其制造方法，所述方法包括：提供具有第一器件类型区域和第二器件类型区域的半导体衬底，在半导体衬底上形成有伪栅极结构；去除伪栅极结构，在留下的沟槽内依次形成界面层、高k介电层和第一覆盖层；形成牺牲材料层，以完全填充所述沟槽；去除位于第一器件类型区域上的牺牲材料层，在其上形成第一金属栅极结构；去除位于第二器件类型区域上的牺牲材料层，在其上形成第二金属栅极结构。根据本发明，可以分别独立地形成适用于NMOS和PMOS的功函数设定金属层，避免了后续工序中适用于PMOS的功函数金属层与适用于NMOS的功函数金属层之间发生的反应；额外增加一第二覆盖层以进一步抑制金属栅极结构中的金属材料向高k介电层的扩散。
一种半导体器件及其制造方法

[发明专利]半导体器件及其形成方法-CN201310745754.5在审
发明人：高汉杰;赵杰;宋伟基 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-30 - 公布日： 2015-07-01 - 主分类号： H01L21/28 文献下载
摘要：一种半导体器件及其形成方法。所述半导体器件的形成方法中，在位于半导体衬底的栅极凹槽内，由下至上依次形成栅介质层、HK层、功函数层后，在所述功函数层上方，以及栅极凹槽的侧壁形成第一扩散阻挡层，之后在所述第一扩散阻挡层上形成填充满所述栅极凹槽的金属材料层，以形成金属栅极。在上述技术方案中，形成的金属栅极中，所述第一扩散阻挡层包裹住所述金属材料层，从而可有效抑制所述金属材料层中的金属原子扩散至金属栅极的其他部分，从而避免基于所述金属原子扩散而导致金属栅极整体功函数下降的缺陷。
半导体器件及其形成方法

[发明专利]一种制作半导体器件的方法-CN201310728082.7在审
发明人：赵杰;宋伟基 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-25 - 公布日： 2015-07-01 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种制作半导体器件的方法，根据本发明的方法提出了一种新的金属栅极薄膜堆的制作工艺，以阻止PMOS区域中的铝的扩散，在NMOS区域中利用铝的扩散，最终使形成的半导体器件结构与传统工艺形成的半导体器件结构相比具有良好的间隙填充边缘和较低金属栅极电阻，以提高半导体器件的整体性能，提高半导体的良品率。
一种制作半导体器件方法

[发明专利]一种半导体器件及其制作方法-CN201310728321.9在审
发明人：赵杰;李勇;宋伟基;张帅 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-25 - 公布日： 2015-07-01 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种半导体器件及其制作方法，根据本发明的方法在形成高K介电层之后采用牺牲层以实现在NMOS区域和PMOS区域中分别形成金属栅极结构，同时，在功函数金属层和铝金属电极层之间添加形成阻挡层，以避免发生铝扩散，提高半导体器件的整体性能和提高半导体器件的良品率。
一种半导体器件及其制作方法

[发明专利]一种制作半导体器件的方法-CN201310738844.1在审
发明人：赵杰;宋伟基 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-27 - 公布日： 2015-07-01 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种制作半导体器件的方法，根据本发明提出了一种新的去除Core区域中虚拟栅极材料层的方法，采用沉积底部抗反射涂层覆盖IO器件区域来去除Core区域中的虚拟栅极材料层和虚拟栅极氧化层，以避免对半导体器件产生损伤的问题和避免光刻胶残留的问题，最终提高了半导体器件的性能。
一种制作半导体器件方法

1
2
下一页»
尾页
共 27 条