“吕伟元”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果22个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件和半导体制造的方法-CN201910816465.7有效
发明人：吴以雯;李振铭;杨复凯;王美匀;林俊安;吕伟元;王冠人;王鹏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-08-30 - 公布日： 2023-09-19 - 主分类号： H01L21/336 文献下载
摘要：半导体制造的方法包括提供半导体结构，该半导体结构具有衬底以及位于衬底之上的第一、第二、第三和第四鳍。该方法还包括在第一和第二鳍上形成n型外延源极/漏极(S/D)部件，在第三和第四鳍上形成p型外延S/D部件，以及对半导体结构实施选择性蚀刻工艺以去除n型外延S/D部件和p型外延S/D部件的上部，使得从n型外延S/D部件比从p型外延S/D部件去除更多。本发明的实施例还涉及半导体器件。
半导体器件半导体制造方法

[发明专利]形成半导体器件的方法和半导体结构-CN202210992561.9在审
发明人：曾思惟;吕伟元;李威养;林家彬;高慈炜 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-18 - 公布日： 2023-03-28 - 主分类号： H01L29/417 文献下载
摘要：本申请的实施例提供了形成半导体器件的方法和半导体结构。根据本公开的形成半导体器件的方法包括接收工件，该工件包括设置在第一有源区域上方的第一栅极结构、设置在第二有源区域上方的第二栅极结构、沿着第一栅极结构的侧壁延伸并且至少部分地设置在第一有源区域的顶表面上方的第一栅极间隔件、沿着第二栅极结构的侧壁延伸并且至少部分地设置在第二有源区域的顶表面上方的第二栅极间隔件、以及源极/漏极部件。该方法还包括用远程氢或氧自由基处理第一栅极间隔件的部分和第二栅极间隔件的部分，去除处理的部分，并且在去除之后，在源极/漏极部件上方沉积金属填充材料。
形成半导体器件方法半导体结构

[发明专利]半导体装置及其形成方法-CN201811061853.0有效
发明人：游佳达;王圣祯;吕伟元;郭建亿;舒丽丽;杨丰诚;陈燕铭;杨世海 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-12 - 公布日： 2022-11-25 - 主分类号： H01L29/41 文献下载
摘要：本发明的一些实施例提供半导体装置及其形成方法。上述半导体装置包含由基底延伸的鳍片及设置于鳍片上的栅极结构。栅极结构包含位于鳍片上的栅极介电层、位于栅极介电层上的栅极电极、及沿着栅极电极的侧壁而形成的侧壁间隙物。上述半导体装置还包含形成于鳍片内且与栅极结构相邻的U型凹陷部。上述半导体装置进一步包含第一源/漏极层，其共形地形成在U型凹陷部的表面上。至少一部分的第一源/漏极层在相邻的栅极结构下方延伸。此外，上述半导体装置包含形成在第一源/漏极层上的第二源/漏极层。第一源/漏极层及第二源/漏极层的至少一者包括As。
半导体装置及其形成方法

[发明专利]晶体管源极/漏极区域及其形成方法-CN202210163372.0在审
发明人：林衍廷;赖韦仁;郭建亿;吕伟元;林家彬;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-18 - 公布日： 2022-09-27 - 主分类号： H01L29/08 文献下载
摘要：本公开涉及晶体管源极/漏极区域及其形成方法。在实施例中，一种器件，包括：纳米结构；以及源极/漏极区域，邻接纳米结构的沟道区域，该源极/漏极区域包括：第一外延层，在纳米结构的侧壁上，该第一外延层包括无锗半导体材料和p型掺杂剂；第二外延层，在第一外延层上，该第二外延层包括含锗半导体材料和p型掺杂剂；以及第三外延层，在第二外延层上，该第三外延层包括含锗半导体材料和p型掺杂剂。
晶体管区域及其形成方法

[发明专利]半导体装置的形成方法-CN202210524245.9在审
发明人：赖韦仁;吕伟元;林家彬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-05-13 - 公布日： 2022-09-20 - 主分类号： H01L21/8238 文献下载
摘要：根据本公开的方法包括在基板上方沉积包括由牺牲层交错的通道层的堆叠，在基板的第一区和第二区中形成第一鳍状结构和第二鳍状结构，在第一鳍状结构上方沉积第一虚设栅极堆叠并且在第二鳍状结构上方沉积第二虚设栅极堆叠，凹蚀第一鳍状结构和第二鳍状结构的源极/漏极区以形成第一源极/漏极沟槽和第二源极/漏极沟槽，选择性地和部分地蚀刻牺牲层以形成第一内部间隔物凹槽和第二内部间隔物凹槽，在第一内部间隔物凹槽中形成第一内部间隔部件，以及在第二内部间隔物凹槽中形成第二内部间隔部件。第一内部间隔部件的组成不同于第二内部间隔部件的组成。
半导体装置形成方法

[发明专利]半导体结构-CN202110935753.1在审
发明人：赖韦仁;吕伟元;尤志豪;林家彬 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-16 - 公布日： 2022-03-01 - 主分类号： H01L29/78 文献下载
摘要：本公开提供一种半导体结构。根据本发明实施例的半导体结构包含第一通道构件和设置在第一通道构件上的第二通道构件，耦接至第一通道构件的第一通道延伸部件，耦接至第二通道构件的第二通道延伸部件，以及设置在第一通道延伸部件与第二通道延伸部件之间的内部间隙物部件。
半导体结构

[发明专利]半导体器件及其制造方法-CN202110185494.5在审
发明人：朱峯庆;温宗錡;吕伟元;杨丰诚;陈燕铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-10 - 公布日： 2021-08-20 - 主分类号： H01L21/8234 文献下载
摘要：提供了用于制造半导体器件的方法，该半导体器件包含在两个相邻鳍结构之间延伸的合并源极/漏极部件。在该合并源极/漏极部件下形成气隙。形成外延部件包括：生长具有位于第一鳍结构的上方的第一部分和位于第二鳍结构的上方的第二部分的第一外延部件，在第一鳍部件的第一部分和第二部分的上方生长第二外延部件，以及第二外延部件的上方生长第三外延部件。该第二外延部件包括第一鳍结构与第二鳍结构之间的合并部分。本申请的实施例还涉及半导体器件。
半导体器件及其制造方法

[发明专利]FINFET掺杂结构-CN202011456725.3在审
发明人：蔡俊雄;吕伟元 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-15 - 公布日： 2021-04-02 - 主分类号： H01L29/10 文献下载
摘要：本发明的实施例提供了一种半导体器件，包括：掺杂的半导体材料层，设置在衬底上；未掺杂的半导体材料层，设置在所述掺杂的半导体材料层上，所述未掺杂的半导体材料层包括背离所述衬底的顶面；栅极结构，设置在所述未掺杂的半导体材料层上，所述栅极结构包括栅电极和栅介电层；轻掺杂漏极(LDD)区，设置在所述衬底中并且与所述未掺杂的半导体材料层直接交界；以及侧壁间隔件，沿着所述栅极结构的侧壁设置并且延伸至所述未掺杂的半导体材料层的顶面，使得所述侧壁间隔件物理接触所述未掺杂的半导体材料层的顶面，所述侧壁间隔件设置在所述轻掺杂漏极区的至少部分上。
finfet 掺杂结构

[发明专利]用于鳍式场效应晶体管的源极和漏极形成技术-CN201710789333.0有效
发明人：邱耀德;吕伟元;郭建亿;杨世海;陈燕铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-09-05 - 公布日： 2020-09-11 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了用于鳍式场效应晶体管(FinFET)的源极和漏极形成技术。用于形成FinFET的外延源极/漏极部件的示例性方法包括使用含硅前体和含氯前体在多个鳍上外延生长半导体材料。半导体材料合并以形成跨越多个鳍的外延部件，其中多个鳍具有小于约25nm的鳍间隔。含硅前体的流量与含氯前体的流量的比率小于约5。该方法还包括使用含氯前体回蚀刻半导体材料，从而改变外延部件的轮廓。仅实施一次外延生长和回蚀刻。在FinFET是n型FinFET的一些实施方式中，外延生长还使用含磷前体。
用于场效应晶体管形成技术

[发明专利]半导体器件及其制造方法-CN201711054927.3有效
发明人： 吕伟元;杨世海 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-01 - 公布日： 2020-07-17 - 主分类号： H01L21/04 文献下载
摘要：在制造半导体器件的方法中，在下面的结构上方形成层间介电(ILD)层。下面的结构包括设置在鳍结构的沟道区域上方的栅极结构以及设置在鳍结构的源极/漏极区域处的第一源极/漏极外延层。通过蚀刻ILD层的一部分以及第一源极/漏极外延层的上部在第一源极/漏极外延层上方形成第一开口。在蚀刻的第一源极/漏极外延层上方形成第二源极/漏极外延层。在第二源极/漏极外延层上方形成导电材料。本发明实施例涉及半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]具有波状接触窗轮廓的半导体装置-CN201911181095.0在审
发明人：游佳达;黄彦杰;吕伟元;杨丰诚;陈燕铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-27 - 公布日： 2020-06-02 - 主分类号： H01L29/78 文献下载
摘要：提供一种具有波状接触窗轮廓的半导体装置，及其制造方法。一种示范的半导体装置包括鳍片、栅极结构、源极/漏极特征、以及接触窗。鳍片设置在基板上方，其中鳍片包括通道区以及源极/漏极区；栅极结构设置在基板上方以及鳍片的通道区上方；源极/漏极特征外延成长在鳍片的源极/漏极区中，其中源极/漏极特征包括顶部外延层以及形成在顶部外延层下方的下部外延层，并且下部外延层包括波状顶表面；接触窗具有与源极/漏极特征的下部外延层的波状顶表面配合接合的波状底表面。
具有波状接触轮廓半导体装置

[发明专利]半导体装置的制造方法及半导体装置-CN201911045015.9在审
发明人：林俊安;吕伟元;杨丰诚;林资敬;舒丽丽 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-30 - 公布日： 2020-05-08 - 主分类号： H01L21/336 文献下载
摘要：本申请提供一种半导体装置及其制造方法。此方法包含凹蚀延伸自基板的鳍片、形成基底外延部件于凹蚀的鳍片上、形成棒状外延部件于基底外延部件上、及形成保形外延部件于棒状外延部件上。棒状外延部件的形成包含在第一掺杂浓度下以N型掺质原位掺杂棒状外延部件。保形外延部件的形成包含在大于第一掺杂浓度的第二掺杂浓度下掺杂保形外延部件。
半导体装置制造方法

[发明专利]形成场效晶体管的方法-CN201811248710.0在审
发明人：范玮寒;吕伟元;杨玉麟;范纯祥;杨世海 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-25 - 公布日： 2019-06-07 - 主分类号： H01L21/336 文献下载
摘要：方法包括提供结构，其具有基板与自基板延伸的鳍状物，其中鳍状物包括第一半导体材料并具有用于晶体管的源极区、通道区、与漏极区；形成栅极堆栈于通道区上；对源极区与漏极区中的鳍状物进行表面处理，使源极区与漏极区中的鳍状物的外侧部分转变成不同于第一半导体材料的材料；蚀刻源极区与漏极区中的鳍状物其转变的外侧部分，以减少源极区与漏极区中的鳍状物宽度；以及沉积外延层于源极区与漏极区中的鳍状物上。
鳍状物漏极区源极区半导体材料通道区基板蚀刻场效晶体管栅极堆栈外延层晶体管沉积延伸

[发明专利]具有凹陷沟道的应变半导体装置以及形成该装置的方法-CN201510307239.8有效
发明人：郑振辉;冯家馨;蔡瀚霆;蔡明桓;范玮寒;宋学昌;王海艇;吕伟元;罗先庆;陈冠仲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-08-10 - 公布日： 2018-03-20 - 主分类号： H01L21/306 文献下载
摘要：本发明提供一种具有应力沟道(strained channel)的半导体装置以及制造该装置的方法。此半导体装置具有形成在沟道凹陷上的栅极。以应力引发材料(stress‑inducing material)填入形成于栅极两侧的第一凹陷及第二凹陷，该应力引发材料扩展进入源极/漏极延伸(source/drain extension)与栅极边缘重叠的区域。在一实施例中，沟道凹陷及/或第一与第二凹陷的侧壁可为沿着{111}刻面。本发明相较于其他已知系统可在沟道区显示较高且较均匀的应力。
具有凹陷沟道应变半导体装置以及形成方法

[发明专利]设计的用于n型MOSFET的源极/漏极区-CN201310231593.8有效
发明人： 吕伟元;舒丽丽;黃俊鸿;李启弘;陈志辉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-06-09 - 公布日： 2017-07-21 - 主分类号： H01L29/78 文献下载
摘要：本文公开了设计的用于n型MOSFET的源极/漏极区以及具有场效应晶体管的集成电路器件，该场效应晶体管包括具有第一层和第二层的源极区和漏极区。在沟道区的平面下方形成第一层。第一层包括掺杂硅和碳，其晶格结构小于硅的晶格结构。第二层形成在第一层上方并高出沟道区的平面。第二层由含有掺杂外延生长硅的材料形成。第二层的碳原子分数小于第一层的碳原子分数的一半。第一层在沟道区的表面下方形成至少10nm的深度。这种结构促进了形成浅结的源极/漏极延伸区的形成。这种器件提供了具有低阻抗的源极和漏极同时相对更能够抵抗短沟道效应。
设计用于 mosfet 漏极区

1
2
下一页»
尾页
共 22 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top