“杨丰诚”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果95个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件和形成半导体器件的方法-CN201910915503.4有效
发明人：柳依秀;杨丰诚;李宗霖;李威养;陈燕铭;陈彦廷 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-26 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：半导体结构包括第一器件和第二器件。第一器件包括：形成在有源区域上方的第一栅极结构和与第一栅极结构相邻设置的第一空气间隔件。第二器件包括：形成在隔离结构上方的第二栅极结构和与第二栅极结构相邻设置的第二空气间隔件。第一空气间隔件和第二空气间隔件具有不同的尺寸。本发明的实施例还涉及半导体器件和形成半导体器件的方法。
半导体器件形成方法

[发明专利]半导体器件及其制造方法-CN201911046623.1有效
发明人：陈彦廷;李威养;杨丰诚;陈燕铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-30 - 公布日： 2023-09-19 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种包括气态间隔件的半导体器件及其形成方法。在一个实施例中，一种方法，包括：在衬底上形成栅极叠层；在所述栅极叠层的侧壁上形成第一栅极间隔件；在所述第一栅极间隔件上形成第二栅极间隔件；移除所述第二栅极间隔件的一部分，保留所述第二栅极间隔件的至少一部分；移除所述第一栅极间隔件，以形成第一开口；以及在移除所述第一栅极间隔件后，通过所述第一开口移除所述第二栅极间隔件的所述保留部分。
半导体器件及其制造方法

[发明专利]三维存储器件及其形成方法-CN202110318852.5有效
发明人：贾汉中;林孟汉;王圣祯;杨丰诚;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-25 - 公布日： 2023-08-22 - 主分类号： H10B51/10 文献下载
摘要：形成三维(3D)存储器件的方法包括：在衬底上方形成层堆叠件，该层堆叠件包括第一介电材料与第二介电材料的交替层；形成延伸穿过层堆叠件的沟槽；将第二介电材料替换成导电材料以形成字线(WL)；用铁电材料内衬沟槽的侧壁和底部；用第三介电材料填充沟槽；形成垂直延伸穿过第三介电材料的位线(BL)和源极线(SL)；去除第三介电材料的一部分，以在第三介电材料中的BL和SL之间形成开口；沿开口的侧壁形成沟道材料；并用第四介电材料填充开口。本申请的实施例还涉及三维(3D)存储器件。
三维存储器件及其形成方法

[发明专利]铁电随机存取存储器器件及形成方法-CN202110039606.6有效
发明人：林孟汉;杨柏峰;贾汉中;王圣祯;杨丰诚;杨世海;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-13 - 公布日： 2023-07-04 - 主分类号： H10B51/00 文献下载
摘要：一种形成铁电随机存取存储器(FeRAM)器件的方法，包括：依次在衬底上形成第一层堆叠和第二层堆叠，其中，第一层堆叠和所述第二层堆叠具有相同的层状结构，层状结构包括在第一介电材料层上方的第一导电材料层，其中，第一层堆叠延伸超过第二层堆叠的横向范围；形成延伸穿过该第一层堆叠和第二层堆叠的沟槽；用铁电材料加衬该沟槽的侧壁和底部；在铁电材料的上方的沟槽中共形地形成沟道材料；用第二介电材料填充该沟槽；在第二介电材料中形成第一开口和第二开口；以及用第二导电材料填充第一开口和第二开口。本发明的实施例还涉及铁电随机存取存储器器件。
随机存取存储器器件形成方法

[发明专利]三维存储器阵列的结构-CN202210392598.8在审
发明人：林孟汉;杨丰诚 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-15 - 公布日： 2023-06-27 - 主分类号： H01L21/8234 文献下载
摘要：一种3D存储器阵列包括形成具有在X轴方向上布置的多个3D存储器子阵列的台地特征件。每一3D存储器子阵列包括：多个存储器单元，其等是分布于在X轴方向上布置的多列中；多个位线，其等在Z轴方向上延伸；多个源极线，其等在Z轴方向上延伸；及多个字线，其等在Y轴方向上延伸。每一存储器单元包括第一电极、第二电极以及栅极电极。每一位线使在Z轴方向上对准的所述存储器单元中的一些单元的所述第一电极互连。每一位线电气连接至相同3D存储器子阵列的另一位线，其在该X轴方向上与该位线对准，且与另一3D存储器子阵列的位线电气隔离。
三维存储器阵列结构

[发明专利]集成电路装置及其形成方法-CN202310082869.4在审
发明人：陈彦廷;李威养;杨丰诚;陈燕铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-04-26 - 公布日： 2023-04-14 - 主分类号： H01L21/8238 文献下载
摘要：本公开实施例提供具有侧壁间隔物的集成电路装置，以及具有此间隔物的集成电路装置的形成方法。在一些范例中，此方法包含接收工件，其包含基底和位于基底上的栅极堆叠。形成间隔物于栅极堆叠的侧表面上，间隔物包含低介电常数介电材料的间隔层。形成源极/漏极区于基底内，以及形成源极/漏极接点耦接至源极/漏极区，使得间隔物的间隔层位于源极/漏极接点与栅极堆叠之间。
集成电路装置及其形成方法

[发明专利]半导体结构及其形成方法-CN202210219559.8在审
发明人：江昱维;赖升志;蒋国璋;孙宏彰;杨子庆;杨丰诚;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-08 - 公布日： 2023-01-03 - 主分类号： H10B43/30 文献下载
摘要：本发明实施例涉及半导体结构及其形成方法。一种关于半导体结构及其形成的方法包含：形成多个存储器单元，其包含：衬底上的多条第一导线、耦合导线的电荷捕获层、与电荷捕获层相邻设置的通道层、及设置于通道层之间的多个第一填充区域；蚀刻第一填充区域以形成第一沟槽；在电荷捕获层和通道层的上表面以及第一沟槽的侧壁上沉积衬层；在第一沟槽中形成第二填充区域；图案化第二填充区域以形成第二沟槽；在每一个第二沟槽中沉积分隔区域；及去除衬层以暴露电荷捕获层和通道层。
半导体结构及其形成方法

[发明专利]存储器装置-CN202210914867.2在审
发明人：江昱维;赖昇志;杨丰诚;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-01 - 公布日： 2023-01-03 - 主分类号： H10B41/20 文献下载
摘要：在一些实施例中，本公开是关于一种存储器装置，包括设置于基板上的多个栅极电极层。第一存储器单元设置于基板上，且包括延伸穿过多个栅极电极层的第一及第二源极/漏极导线。阻障结构设置于第一与第二源极/漏极导线间。通道层设置于第一与第二源极/漏极导线的多个最外侧侧壁上。第一介电层设置于阻障结构与通道层间。存储器层设置于通道层的多个侧壁上。第一介电层具有在第一介电层的多个最外侧侧壁间测量的第一最大宽度。第一源极/漏极导线具有在第一源极/漏极导线的多个最外侧侧壁间测量的第二最大宽度。第二宽度大于第一宽度。
存储器装置

[发明专利]同步整流控制器与相关的控制方法-CN202211123962.7在审
发明人：沈逸伦;黄于芸;杨丰诚 -专利权人：艾科微电子（深圳）有限公司
申请日： 2020-04-28 - 公布日： 2022-12-30 - 主分类号： H02M7/217 文献下载
摘要：本发明的实施例公开一种同步整流控制器，用以控制一整流开关。该同步整流控制器包含有一全开控制器以及一稳压器。该全开控制器可被该整流开关的一通道电压所触发，依据一预设条件，用以将该整流开关完全开启一全开时间。该稳压器于该全开时间内被禁能，于该全开时间后被致能，用以使该整流开关开启，且维持该通道电压于一预设电压范围内。该全开控制器依据该稳压器被致能时的一表现记录而调整该预设条件。
同步整流控制器相关控制方法

[发明专利]半导体装置及其形成方法-CN201811061853.0有效
发明人：游佳达;王圣祯;吕伟元;郭建亿;舒丽丽;杨丰诚;陈燕铭;杨世海 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-12 - 公布日： 2022-11-25 - 主分类号： H01L29/41 文献下载
摘要：本发明的一些实施例提供半导体装置及其形成方法。上述半导体装置包含由基底延伸的鳍片及设置于鳍片上的栅极结构。栅极结构包含位于鳍片上的栅极介电层、位于栅极介电层上的栅极电极、及沿着栅极电极的侧壁而形成的侧壁间隙物。上述半导体装置还包含形成于鳍片内且与栅极结构相邻的U型凹陷部。上述半导体装置进一步包含第一源/漏极层，其共形地形成在U型凹陷部的表面上。至少一部分的第一源/漏极层在相邻的栅极结构下方延伸。此外，上述半导体装置包含形成在第一源/漏极层上的第二源/漏极层。第一源/漏极层及第二源/漏极层的至少一者包括As。
半导体装置及其形成方法

[发明专利]半导体存储器结构及其形成方法-CN202210625244.3在审
发明人：郑智轩;陈介方;王圣祯;沈杰一;贾汉中;朱峯庆;林孟汉;杨丰诚;林佑明;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-02 - 公布日： 2022-11-15 - 主分类号： H01L27/11556 文献下载
摘要：提供了一种形成半导体存储器结构的方法。所述方法包括在衬底上方形成堆叠件，并且堆叠件包括垂直交替布置的第一介电层和第二介电层。方法还包括形成穿过堆叠件的第一介电柱，以及蚀刻堆叠件以形成第一沟槽。第一介电柱的侧壁暴露于第一沟槽。方法还包括去除第一介电柱以形成贯通孔，去除堆叠件的第二介电层以在第一介电层之间形成间隙，以及在间隙中形成第一导线。本申请的实施例提供了半导体存储器结构及其形成方法。
半导体存储器结构及其形成方法

[发明专利]鳍式场效晶体管装置及其共形传递掺杂方法-CN201711008269.4有效
发明人：杨世海;王圣祯;赖柏宇;方子韦;杨丰诚;陈燕铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-10-25 - 公布日： 2022-10-21 - 主分类号： H01L21/336 文献下载
摘要：于此所揭示的是鳍式场效晶体管(FinFETs)的共形传递掺杂方法。一个例示性方法，包括形成鳍片结构、形成掺杂非晶层于鳍片结构的一部分的上方、以及执行撞击式布植制程，以将掺杂物从掺杂非晶层驱入鳍片结构的一部分内，从而形成掺杂特征。掺杂非晶层包括材料的非晶态形式。在一些实施方式中，撞击式布植制程结晶化掺杂非晶层的至少一部分，使得掺杂非晶层的一部分成为鳍片结构的一部分。在一些实施方式中，掺杂非晶层包括非晶硅，而撞击式布植制程结晶化掺杂非晶硅层的一部分。
鳍式场效晶体管装置及其传递掺杂方法

[发明专利]同步整流控制器与相关的控制方法-CN202010348396.4有效
发明人：沈逸伦;黄于芸;杨丰诚 -专利权人：艾科微电子(深圳)有限公司
申请日： 2020-04-28 - 公布日： 2022-10-14 - 主分类号： H02M1/36 文献下载
摘要：本发明的实施例公开一种同步整流控制器，用以控制一整流开关。该同步整流控制器包含有一全开控制器以及一稳压器。该全开控制器可被该整流开关的一通道电压所触发，依据一预设条件，用以将该整流开关完全开启一全开时间。该稳压器于该全开时间内被禁能，于该全开时间后被致能，用以使该整流开关开启，且维持该通道电压于一预设电压范围内。该全开控制器依据该稳压器被致能时的一表现记录而调整该预设条件。
同步整流控制器相关控制方法

[发明专利]半导体结构及其制造方法-CN202210059505.X在审
发明人：吴咏捷;何彦忠;魏惠娴;游嘉榕;许秉诚;杨丰诚;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-19 - 公布日： 2022-08-16 - 主分类号： H01L21/74 文献下载
摘要：本公开实施例提供一种半导体结构及其制造方法，所述方法包括：在衬底之上形成第一导电图案，其中第一导电图案包括第一导电线和第二导电线。可在第一导电图案的第一导电线和第二导电线之上共形的形成阻障层。可在阻障层之上形成绝缘层。可将绝缘层图案化以在第一导电图案的导电线之间形成开口，可在开口中形成第二导电图案。第二导电图案可包括通过阻障层与第一导电图案物理分离的第三导电线。阻障层的存在降低了在第一导电图案和第二导电图案之间形成短路的风险。在这个意义上，第二导电图案可相对于第一导电图案自对准。
半导体结构及其制造方法

[发明专利]半导体器件-CN202210065624.6在审
发明人：吴咏捷;何彦忠;魏惠娴;游嘉榕;许秉诚;杨丰诚;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-20 - 公布日： 2022-08-16 - 主分类号： H01L29/423 文献下载
摘要：一种公开的半导体器件包括衬底、形成于衬底上的栅极、形成在栅极上的栅极介电层、与栅极的第一侧相邻的源极以及与栅极的第二侧相邻的漏极。由蚀刻停止层和/或高介电常数层形成的栅极介电层将源极与栅极和与衬底分开，并将漏极与栅极和与衬底分开。第一氧化层和第二氧化层形成于栅极介电层上，并且位于栅极的第一侧上且与源极相邻，以及位于栅极的第二侧上且与漏极相邻。半导体层形成于第一氧化层、第二氧化层、源极、漏极和栅极介电层之上。
半导体器件

1
2
3
4
5
6
7
下一页»
尾页
共 95 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top