“中国电子科技集团公司第五十八研究所”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果1169个，建议您升级VIP下载更多相关专利

[发明专利]一种有效抑制开关漏电的低功耗触发器-CN202111153947.2有效
发明人：王梓淇;雷晓;黄少卿;肖培磊;连瑞 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2021-09-29 - 公布日： 2023-08-01 - 主分类号： H03K19/20 文献下载
摘要：本发明公开一种有效抑制开关漏电的低功耗触发器，属于数字电路领域，包括两个一致的逻辑单元逻辑A110和逻辑B120。逻辑A110中两对对偶连接MOS管交替导通产生高低电平，通过控制两列串联NMOS管的导通与关断产生第一个90°相移；所述逻辑A110的状态输出驱动下一个逻辑B120，完成前半周期触发状态；逻辑B120中两对对偶连接MOS管交替导通产生高低电平，通过控制两列串联NMOS管的导通与关断产生第二个90°相移，输出触发逻辑状态，并反馈至所述逻辑A110，完成后半周期的触发状态；至此两次90°相移叠加，完成180°整周期的下降沿触发，完成信号二分频。这种触发器内部逻辑对称，电平转换速度快，可以有效抑制开关漏电。
一种有效抑制开关漏电功耗触发器

[发明专利]一种熔丝修调控制电路-CN202111110639.1有效
发明人：廖丽;李现坤;张勇 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2021-09-18 - 公布日： 2023-08-01 - 主分类号： H03K19/003 文献下载
摘要：本发明公开一种熔丝修调控制电路，属于半导体集成电路领域，包括Conf配置模块、Fuse模块和FuseCtrl控制模块。所述Conf配置模块决定Fuse模块中FuseCell单元的使能，所述FuseCtrl控制模块决定所述Fuse模块的工作模式；其中所述Fuse模块的工作模式包括：预修调模式、永久修调模式和读取Fuse状态模式，该工作模式能够在线切换，无需重新上电。该熔丝修调控制电路可以先封装后修调，避免了芯片在封装过程中对电路参数的影响，且只需两个外部端口，一个提供时钟信号ck，一个提供数据信号Data，即可实现对任意poly熔丝数量进行控制；该方式逻辑清晰，控制简单便于实现。
一种熔丝修调控电路

[发明专利]一种OTP的冗余纠错结构-CN202010356064.0有效
发明人：梁思思;任凤霞;万书芹;叶明远;蒋颖丹;季惠才;薛颜 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2020-04-29 - 公布日： 2023-08-01 - 主分类号： G11C29/00 文献下载
摘要：本发明公开了一种OTP的冗余纠错结构，包括冗余存储阵列、地址译码模块和逻辑控制模块。冗余存储阵列分为存储已损坏存储单元地址的A空间和用于替换已损坏存储单元的B空间；地址译码模块用于将输入地址A8:0译码；逻辑控制模块用于比较输入地址和存储于A空间中的已损坏存储单元的地址，产生控制信号控制主存储阵列中出现损坏存储单元情况下的存储器读操作。本发明的冗余纠错结构，由于存储阵列出错率低，且有针对性的增加冗余存储空间，大大减少了芯片面积的浪费；直接替换已损坏存储单元，不用逻辑判决，可纠正所有存储数据类型的错误；利用寄存器实现冗余纠错，纠错速度快，效率高。
一种 otp 冗余纠错结构

[发明专利]一种VCO幅度校准电路-CN202310426657.3在审
发明人：杨俊浩;赵子露;秦战明;张沁枫 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-04-20 - 公布日： 2023-07-28 - 主分类号： H03B1/04 文献下载
摘要：本发明公开一种VCO幅度校准电路，属于集成电路芯片领域，包括选择器、幅度检测模块、幅度比较器、数字状态机、数控电流源和幅度控制模块；所述选择器、幅度检测模块、幅度比较器、数字状态机、数控电流源、幅度控制模块依次相连构成幅度校准电路；所述选择器输入连接至VCO的输出端，所述幅度控制模块输出连接至压控振荡器交叉耦合管的基极构成整个环路。本发明取代传统尾电流管电流控制策略，采用电流复制的方式对谐振腔电流进行控制，消除了尾电流管对于输出幅度的限制；尾电感与尾电容谐振在二次谐波频率处避免二次谐波能量损耗造成的Q值退化和相噪恶化，因此本发明可实现较好相位噪声水平与较大输出摆幅情况下的快速稳定校准。
一种 vco 幅度校准电路

[发明专利]一种时间同步主控制器电路的工作方法-CN202210723814.2有效
发明人：钱宏文;李东坤;倪文龙;王超;张志福 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2022-06-24 - 公布日： 2023-07-28 - 主分类号： H04J3/06 文献下载
摘要：本发明公开一种时间同步主控制器电路，属于网络工程与通信技术领域，包括协议控制帧调度电路、同步参数传递电路、保序子模块电路和主同步控制器同步状态机电路。通过时间触发以太网同步算法中的PCF帧来实现系统同步，经过启动同步CS帧、CA帧的握手和维持同步IN帧的传递参数，来保证当前集群网络的节点的时间同步。其中同步算法主要由时序保持算法/同步集中算法和集群检查算法组成，采取两种同步模式，一种是每个周期固定时刻执行同步算法，保证所有节点在任何时候保持同步状态；另一种是当因为特殊原因，某些节点脱离同步域，这个时候进行集群检测，来完成同步域内节点的时间同步。
一种时间同步主控电路工作方法

[发明专利]一种SRAM灵敏放大器抗翻转冗余结构-CN202310631819.7在审
发明人：徐映嵩;吴晨烨;陈灿灿;宋晓亮 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-05-31 - 公布日： 2023-07-25 - 主分类号： H03F1/52 文献下载
摘要：本发明公开一种SRAM灵敏放大器抗翻转冗余结构，属于集成电路领域，包括两个结构一样的灵敏放大器和一个数字状态机。每个灵敏放大器分别包括一个主体放大结构和一个冗余电路；主体放大结构实现差分信号的比较并将差分信号放大，冗余电路与主体放大结构相连接；数字状态机用以判断灵敏放大器的工作状态，并输出控制信号控制两个冗余电路是否介入，实现将差分信号进行反向或同向的放大。本发明在原有的SA电路基础上增加一个附属结构，利用判断机制，确认SA在初始模式下是否发生反转，如果发生反转，则采用冗余结构，将SA输出数据进行再次反转，最终将进行两次反转后，实现本级SA的输出结果正常，并且并不影响其他SA的工作状态。
一种 sram 灵敏放大器翻转冗余结构

[发明专利]一种基于CPL逻辑的全加器电路-CN202310323815.2在审
发明人：吕广维;张国贤;张世琳;徐晓斌;王星;赵霁 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-03-30 - 公布日： 2023-07-21 - 主分类号： G06F7/501 文献下载
摘要：本发明涉及集成电路设计技术领域，特别涉及一种基于CPL逻辑的全加器电路，包括：第一支路电路，用于生成求和信号所需要的异或电路；所述异或电路包括NMOS管n1、NMOS管n2、NMOS管n3、NMOS管n4、PMOS管p1、PMOS管p2、PMOS管p3、PMOS管p4；第二支路电路，用于生成进位信号所需要的选择器电路；同时异或电路需要作为选择器电路的前级以用于产生正确的进位信号；所述选择器电路包括NMOS管n5、PMOS管p5，构成一个2管选择器。本发明总共采用10个晶体管完成全加器的设计，极大降低了全加器所需的面积，减小了全加器单元工作时所需要的功耗。
一种基于 cpl 逻辑全加器电路

[发明专利]一种基于新型BIST的FPGA逻辑资源测试方法及其结构-CN202310468691.7在审
发明人：林晓会;解维坤;宋国栋 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-04-27 - 公布日： 2023-07-21 - 主分类号： G01R31/3177 文献下载
摘要：本发明涉及集成电路技术领域，特别涉及一种基于新型BIST的FPGA逻辑资源测试方法及其结构，包括如下步骤：确定待测FPGA内部资源的被测模块BUT和比较模块BUC；基于硬件描述语言设计BIST电路结构，即：通过FPGA的EDA设计软件，基于硬件描述语言分别设计BIST电路的测试向量产生器TPG、被测模块BUT、比较模块BUC和输出响应分析器ORA四个模块；约束被测模块BUT和比较模块BUC模块，即：基于FPGA的EDA设计软件，对被测模块BUT和比较模块BUC进行位置约束；生成和下载比特流文件并进行实装板级测试验证。本发明用于解决现有FPGA内部资源测试效率低、测试配置次数过多和内建自测试结构复杂、TPG生成的测试序列不随机或随机但不能覆盖全地址以及通用性不强等问题。
一种基于新型 bist fpga 逻辑资源测试方法及其结构

[发明专利]一种基于内容寻址的高效自动去重存储电路-CN202310312164.7在审
发明人：邢梦菲;强小燕;王嘉瑶;屈凌翔 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-03-28 - 公布日： 2023-07-18 - 主分类号： G11C15/00 文献下载
摘要：本发明涉及数据处理数字电路技术领域，特别涉及一种基于内容寻址的高效自动去重存储电路，包括总线访问端口、数据存储阵列、输入数据通路、匹配计算逻辑、写入控制逻辑和结果返回逻辑；所述总线访问端口与所述数据存储阵列相连，所述数据存储阵列分别与所述写入控制逻辑、所述匹配计算逻辑和所述输入数据通路控制相连，所述匹配计算逻辑分别与所述输入数据通路、所述结果返回逻辑和所述写入控制逻辑控制相连，所述输入数据通路与所述写入控制逻辑控制相连，所述写入控制逻辑与所述结果返回逻辑控制相连。该电路能够自动处理连续的输入数据，无需等待匹配结果，实现输入数据的高效去重存储，同时节约系统资源。
一种基于内容寻址高效自动存储电路

[发明专利]一种应用在激光模拟单粒子效应的器件制备方法-CN202310440481.7在审
发明人：徐海铭 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-04-23 - 公布日： 2023-07-18 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种应用在激光模拟单粒子效应的器件制备方法，属于MOSFET制备领域，包括如下步骤：提供衬底，在其表面形成外延层；按照P阱光罩的图形制作形成P阱；根据器件要求制作N+源端和P+体接触端；根据器件要求形成多晶栅控制端；进行金属Ti‑TiN‑Al组合层淀积工艺；按照器件功能和激光束要求制作金属光罩的图形第一Mask和第二Mask；提出金属腐蚀两步腐蚀工艺，形成激光模拟单粒子所需器件。本发明采用干法+湿法两步金属腐蚀，下层金属保留，使得所有N+源端和P+体接触端都能得到充分利用，可以同时覆盖条形栅、六边栅、品字栅等所有器件设计结构，不受限制。
一种应用激光模拟粒子效应器件制备方法

[发明专利]一种基于UVM的dmi-jtag双端通信的验证方法-CN202310321094.1在审
发明人：李涵;魏敬和;刘德;宋佳柔;李雨琦 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-03-29 - 公布日： 2023-07-18 - 主分类号： G06F30/367 文献下载
摘要：本发明公开一种基于UVM的dmi‑jtag双端通信的验证方法，属于数字集成电路验证领域。本发明基于激励生成模块、多个驱动模块、多个监视器、比较器和dmi‑jtag模块；激励生成模块生成符合jtag协议的带约束的随机指令，不仅产生jtag端输入的激励，在检测到生成的jtag端输入为读取指令时，还自动生成dmi端的应答激励已被jtag端读回；多个驱动模块用于将生成的jtag端输入激励和dmi端输入激励以符合jtag协议的时序驱动dmi‑jtag模块的jtag端口和dmi端口；多个监视器监测dmi‑jtag模块的dmi端和jtag端的输入和输出；比较器存放jtag端和dmi端的输入和输出数据，并分别进行比较。通过本发明可以更加便捷的验证dmi‑jtag模块，获得覆盖率更高的原始激励，支持被测dmi‑jtag模块两端同时输入和输出，使得验证条件更加完备。
一种基于 uvm dmi jtag 通信验证方法

[发明专利]基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法-CN202310598091.2在审
发明人：徐政;吴素贞;洪根深;谢儒彬;张庆东;徐海铭;廖远宝;唐新宇 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-05-25 - 公布日： 2023-07-18 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，属于功率开关器件领域。首先提供硅晶圆材料，通过P+注入形成P+低阻；接着在P+低阻表面制作多晶和多晶硅化物，减小多晶硅化物的互连线条宽；然后制作接触孔和硅孔结构；最后在形成硅孔之后实施P++注入，最后制作金属结构。本发明针对抗辐射VDMOS器件的多晶互连线结构做出改进优化，使用多晶硅化物代替多晶，把多晶硅化物互连线条宽减小到多晶互连线条宽的0.1倍，减小了单粒子穿过器件时的硅表面电压，实现VDMOS器件的单粒子加固。
基于多晶硅化物连线粒子辐射 vdmos 器件制造方法

[发明专利]一种FPGA内部实现环形振荡器的方法-CN202310030627.0在审
发明人：毛臻;魏敬和 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-01-10 - 公布日： 2023-07-18 - 主分类号： H03K3/03 文献下载
摘要：本发明公开一种FPGA内部实现环形振荡器的方法，属于可编程振荡器领域。将FPGA内部可编程延迟单元的输入输出首尾相连，或加入一级反相器，并配置成数据输入反相；或者，利用可编程延迟单元的可编程抽头调节延迟值，串入多个可编程延迟单元，以实现动态调节环形振荡器的振荡频率。本发明设计的环形振荡频率可动态调整；并且结构稳定性好，可靠性高，受电压、温度等外部环境因素影响小；本发明的FPGA内部实现环形振荡器结构简单，资源消耗少，FPGA内部互连线少，只消耗IDELAY资源，不占用LUT。
一种 fpga 内部实现环形振荡器方法

[发明专利]一种高速率电压失调补偿系统-CN202310214148.4在审
发明人：赵霁;王星;张世琳;相立峰;张国贤;徐晓斌;吕广维 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-03-08 - 公布日： 2023-07-18 - 主分类号： G05F1/56 文献下载
摘要：本发明公开一种高速率电压失调补偿系统，属于集成电路领域，包括均衡器、差分放大模块、电压失调判断检测模块、电压失调校准模块。所述均衡器用于均衡通过直流失调电压的监测和补偿，并以此进行均衡补偿调整，直到信号达到最佳均衡状态；所述差分放大模块对均衡器的输出信号进行限幅放大，使信号接近理想二进制信号，输出用于比较的基准信号；所述电压失调判断检测模块通过二级差分放大器结构将基准信号进行比较从而输出电压失调信号；所述电压失调校准模块快速搜索差分电压失调，判定失调深度，以可变精度进行失调补偿。本发明能降低静态电流，提高精度和速度，能实现高速环境下失调电压的快速和高精度补偿。
一种速率电压失调补偿系统

[发明专利]一种抗单粒子辐射VDMOS器件终端的制造方法-CN202310727751.2在审
发明人：徐政;吴素贞;洪根深;谢儒彬;张庆东;徐海铭;廖远宝;唐新宇 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-06-20 - 公布日： 2023-07-18 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种抗单粒子辐射VDMOS器件终端的制造方法，属于半导体器件领域，包括如下步骤：提供包括n+硅衬底和n‑外延层的硅晶圆；在n‑外延层中形成P‑场限环；在n‑外延层中形成N‑截止环；在P‑场限环中形成P+收集环；依次淀积SiO2和多晶并进行多晶刻蚀形成多晶场板；再淀积SiO2，刻蚀形成多晶接触孔和硅接触孔；继续刻蚀多晶场板及单晶硅衬底形成硅凹槽；在正面淀积正面金属并进行刻蚀形成金属场板；在n+硅衬底的背面淀积背面金属形成漏极。本发明提高了VDMOS终端场限环收集空穴的能力，实现了终端单粒子加固，可用于航空航天领域电推进系统、电源系统中功率器件的设计与制造，在辐射环境中实现高效电力电子转换。
一种粒子辐射 vdmos 器件终端制造方法