“bist”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果211个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成电路装置-CN200410069823.6无效
发明人：贞方博之;野村浩一郎;坂元正二 -专利权人：松下电器产业株式会社
申请日： 2004-07-09 - 公布日： 2005-02-09 - 主分类号： G11C29/00 文献下载
摘要：以往，当利用存储器BIST电路进行烧入测试时，必须从外部对存储器BIST电路的复位动作进行控制。本发明中，在存储器宏的烧入测试时利用存储器BIST电路，BIST复位控制电路检测从存储器BIST电路来的存储器BIST测试结束信号，并自动地进行存储器BIST电路的复位。因此，可以利用存储器BIST电路对存储器宏进行反复连续的测试，可以实施存储器BIST电路的烧入测试。
半导体集成电路装置

[发明专利]用于数据链路层的并行自测试装置及其方法-CN201310056953.5有效
发明人：王永庆;徐炜遐;王克非;刘路;肖灿文;沈胜宇;戴艺;庞征斌;张磊;曹继军;张鹤颖;高蕾;伍楠 -专利权人：中国人民解放军国防科学技术大学
申请日： 2013-02-22 - 公布日： 2013-05-22 - 主分类号： H04L12/26 文献下载
摘要：一种用于数据链路层的并行自测试装置及其方法，该装置包括BIST使能模块、链路状态模块、控制模块、BIST控制器、BIST启动/停止报文产生器、BIST测试模式产生器、BIST序列报文封装器、BIST序列报文去封装器、BIST启动/停止报文检测器、BIST输出响应分析器；该方法为采用上述装置进行并行自测试，其步骤为：（1）启动测试的过程；（2）通过BIST输出响应分析器接收分析测试结果；（3）停止测试的过程。本发明原理简单、易实现、兼容性好、实用性强，其不依赖高层软件就能够实现对绑定后的多条通道进行并行测试，而且克服了不同厂家的收发器BIST功能互不兼容的问题。
用于数据链并行测试装置及其方法

[发明专利]SSD BIST测试的方法、装置、计算机设备及存储介质-CN202110019942.4在审
发明人：彭李乔;赵军委;张卫民 -专利权人：东莞记忆存储科技有限公司
申请日： 2021-01-07 - 公布日： 2021-04-20 - 主分类号： G11C29/12 文献下载
摘要：本发明涉及SSD BIST测试的方法、装置、计算机设备及存储介质；其中，方法，包括：预先配置设定测试温度和BIST测试时长；控制温箱升温，当温度达到设定测试温度时，对SSD进行上电，开始测试；实时获取SSDBIST测试日志信息，当达到设定BIST测试时长时，测试停止，保存SSD BIST测试日志信息。本发明通过将温箱控制和SSD BIST测试日志收集功能集成统一，不仅实现了SSD BIST测试过程自动上电、温度控制、设定、自动下电，同时针对SSD BIST测试过程日志信息进行收集保存，有效进行SSDBIST自动化测试的同时对测试日志进行收集便于后续生产数据追溯、分析。
ssd bist 测试方法装置计算机设备存储介质

[发明专利]具有内建自检电路的片载系统及其自检方法-CN200510052526.5有效
发明人：辛宗哲;金钟镐;罗海英;曹奇源 -专利权人：三星电子株式会社
申请日： 2005-02-28 - 公布日： 2005-08-31 - 主分类号： G01R31/28 文献下载
摘要：提供了一种具有内建自检(BIST)电路的片载系统(SOC)及该SOC的自检方法。该具有BIST电路的SOC包括具有BIST逻辑电路和BIST控制单元的知识产权(IP)模块。BIST逻辑电路响应经系统总线接收的控制数据而在正常模式或测试模式下工作，并在测试模式下输出测试结果数据。在测试模式下，BIST控制单元通过将控制数据、指令信号、测试模式数据和测试地址信号经系统总线传输至BIST逻辑电路来测试IP模块，并压缩和存储经系统总线接收的测试结果数据。
具有自检电路系统及其方法

[发明专利]使用每存储器实例活动定制的动态功率分析-CN201910131291.0有效
发明人： I·阿尔索夫斯基;K·M·霍姆斯 -专利权人：马维尔亚洲私人有限公司
申请日： 2019-02-22 - 公布日： 2023-07-18 - 主分类号： G11C29/12 文献下载
摘要：本公开涉及一种包括内建自测试(BIST)电路的装置，所述内建自测试(BIST)电路被配置为在存储器上以环路模式运行BIST模式，所述BIST模式被针对与可编程的操作数量对应的活动因子定制，所述BIST电路进一步被配置为在所述存储器上以所述环路模式运行所述BIST模式时测量电源上的动态功率。
使用存储器实例活动定制动态功率分析

[发明专利]用于高速测试和冗余计算的远程BIST-CN200580003481.0无效
发明人：杰弗里·H.·德里贝尔比斯;凯文·W.·高曼;迈克尔·R.·内尔姆斯 -专利权人：国际商业机器公司
申请日： 2005-01-24 - 公布日： 2007-08-08 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种用于嵌入式存储器阵列混合内置自测(BIST)体系结构，该体系结构将BIST功能性分割为远程低速可执行指令和本地高速可执行指令。独立的BIST逻辑控制器(110)以低频率工作，并利用BIST指令集与多个嵌入式存储器阵列(111－113)通信。高速测试逻辑块(116)被结合到每个在测试中的嵌入式存储器阵列中，并以高频率本地处理从该独立的BIST逻辑控制器(110)接收的BIST指令。该高速测试逻辑包括用于将BIST指令的频率从低频率增大到高频率的乘法器(118)。该独立的BIST逻辑控制器(110)使得多个高速测试逻辑能够构筑在多个嵌入式存储器阵列中。
用于高速测试冗余计算远程 bist

[发明专利]内建自行测试系统及方法-CN200410043526.4有效
发明人： T·博赫勒;J·V·达萨帕;王力 -专利权人：因芬尼昂技术北美公司;国际商业机器公司
申请日： 2004-05-12 - 公布日： 2004-12-01 - 主分类号： G11C7/24 文献下载
摘要：外部测试装置系被使用以仿造一内部BIST测试，因此使获取或产生详细测试结果为可能。通过在测试时间实时仿真BIST测试序列，外部测试器可能监控自BIST之一输出且决定失败发生的确实位置。外部测试器可能产生一位失败映像指示是否每一内存位置通过或未通过BIST测试。
自行测试系统方法

[发明专利]集成电路的可编程宏测试设计-CN202211325266.4在审
发明人： S·卡恩 -专利权人：赛普拉斯半导体公司
申请日： 2022-10-27 - 公布日： 2023-05-02 - 主分类号： G06F30/333 文献下载
摘要：一种使用可编程宏内置自测试(BIST)来测试集成电路的系统和方法。该方法包括：由集成电路(IC)设备的内置自测试(BIST)控制器从测试装置接收用于测试IC设备的第一区域的第一类型的测试向量。该方法包括：基于第一类型的测试向量来识别多个BIST引擎中与IC设备的第一区域相关联的第一BIST引擎。该方法包括：基于第一类型的测试向量生成第二类型的第一命令。该方法包括：基于第二类型的第一命令来配置多个BIST引擎中的第一BIST引擎，以使第一BIST引擎对IC设备的第一区域执行第一组测试。
集成电路可编程测试设计

[发明专利]一种系统芯片中BIST与ECC结合的存储器检测方法-CN201910555383.1有效
发明人：黄凯;郑昌立;余慜;修思文 -专利权人：浙江大学;南方电网科学研究院有限责任公司
申请日： 2019-06-25 - 公布日： 2021-05-11 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种系统芯片中BIST与ECC结合的存储器检测方法，属于存储器的内建自测试领域。包括BIST模块、ECC模块和存储器，具体方法如下：当ECC模块检测到写入与读出存储器的数据不一致，并且只有一比特的错误数据，则调用ECC纠正算法，对错误的一比特进行纠正，再返回BIST模块，BIST模块给出正确的结果；当ECC模块没有检测到错误，则BIST处的结果信号会给出正确的结果；当如果是有两比特及以上的错误，则ECC并没有纠正，返回给BIST时，会检测到错误的数据，BIST会给出错误的结果反馈。
一种系统芯片 bist ecc 结合存储器检测方法

[发明专利]半导体器件-CN200710108599.0无效
发明人：林秀树;芹泽充男 -专利权人：日立超大规模集成电路系统株式会社
申请日： 2007-06-08 - 公布日： 2008-01-30 - 主分类号： G11C29/18 文献下载
摘要：该半导体器件，设有多端口RAM等存储电路MEM和进行MEM的各端口PO[A]、PO[B]的测试的BIST电路(BIST[A]、[B])，与PO[A]、PO[B]对应地设置PNT0[A]～PNT3[A]、BIST[A]、BIST[B]将MEM分成多个段SEG0～SEG3来进行管理，PNT0[A]～PNT3[A]、PNT0[B]～PNT3[B]与该SEG0～SEG3对应地进行设置。例如，BIST[A]访问SEG0时在PNT0[A]写入“1”，BIST[B]通过参照该PNT0[A]的值能够避开对SEG0的访问。因此，各端口能够执行非同步的复杂的测试图形。
半导体器件

[发明专利]检查装置、图像感测装置、电子设备和运输设备-CN201811545586.4有效
发明人：岩尾幸一 -专利权人：佳能株式会社
申请日： 2018-12-18 - 公布日： 2022-01-18 - 主分类号： G01R31/28 文献下载
摘要：检查装置包括：多个BIST电路，各BIST电路被配置为比较从检查目标电路输出的测试图案与期望值并且输出指示比较结果的信号；以及被配置为通过对从多个BIST电路输出的指示比较结果的多个信号执行逻辑运算来产生一个信号的合成单元多个BIST电路中的各BIST电路连接到多个电平检查电路中的相应的一个。
检查装置图像电子设备运输设备

[发明专利]测试埋入式动态随机访问存储器电路的模数测试控制器-CN200380104269.4无效
发明人： T·博伊勒 -专利权人：因芬尼昂技术股份公司
申请日： 2003-11-12 - 公布日： 2006-01-04 - 主分类号： G11C29/00 文献下载
摘要：该测试控制器系包含可执行测试的一内置自检(BIST)核心，该BIST核心系包含已证明测试算法；可连接该BIST核心及外部测试器的一可选择测试器接口；及可连接该BIST核心及该埋入式DRAM的一可选择埋入式本发明使半导体装置设计者得以保持一测试流程及对多特定应用集成电路产品/世代再使用已证明BIST核心。
测试埋入动态随机访问存储器电路控制器

[发明专利]自测试控制器及关联的方法-CN202210276601.X在审
发明人： A·潘迪;B·S·索尼;A·阿南德;V·N·斯里尼瓦桑 -专利权人：意法半导体国际有限公司
申请日： 2022-03-21 - 公布日： 2022-09-27 - 主分类号： G11C29/16 文献下载
摘要：在一个实施例中，一种用于管理集成电路(IC)中的自测试的方法包括：接收内置自测试(BIST)配置数据；基于BIST配置数据将第一时钟配置为第一频率；以第一频率执行第一BIST测试；将第二时钟配置为不同于第一频率的第二频率；并以第二频率执行第二BIST测试。
测试控制器关联方法

[发明专利]集成电路测试设备-CN201911164590.0有效
发明人：金连镐;李健;林志训;朴岷志;禹宰赫;崔允镐 -专利权人：现代摩比斯株式会社
申请日： 2019-11-25 - 公布日： 2022-08-02 - 主分类号： G01R31/28 文献下载
摘要：一种集成电路测试设备，包括：第一测试单元，被配置为在内置自测(BIST)测试模式中根据集成电路的每个内部电路的BIST进度状态来输出BIST进度状态的电流，以用于确定在集成电路的唤醒模式中每个内部电路是否正常操作；以及第一确定模块，被配置为根据由第一测试单元根据每个内部电路的BIST进度状态检测的电流，来确定每个内部电路是否处于停滞状态。
集成电路测试设备

[发明专利]用于在汽车应用部署中执行内建自测的测试系统-CN201980072487.5在审
发明人： A·卡尔娃;吴珏 -专利权人：辉达公司
申请日： 2019-08-30 - 公布日： 2021-06-11 - 主分类号： G01R31/3185 文献下载
摘要：在各个示例中，提供了一种用于根据.JTAG和IEEE 1500在现场部署的芯片上执行内建自测(BIST)的测试系统。硬件和软件选择性地连接到IEEE 1500串行接口上，用于在芯片在部署中(例如在自动驾驶汽车中)使用时运行BIST。除了提供一种连接到串行接口上的机制之外，硬件和软件还可以减少与运行测试序列相关联的内存需求和运行时间，从而使BIST在部署中成为可能。此外，一些实施例包括被配置为在运行BIST之前存储时钟、电源和输入/输出的功能状态的组件，这允许在BIST之后恢复功能状态。
用于汽车应用部署执行自测测试系统

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
下一页»
尾页
共 211 条