专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果36个,建议您升级VIP下载更多相关专利
  • [发明专利]一种低抖动宽带时钟驱动器-CN202210017067.0有效
  • 俞阳;刘雪莲;蒋颖丹;张沁枫 - 中国电子科技集团公司第五十八研究所
  • 2022-01-07 - 2023-10-17 - H03L7/099
  • 本发明公开一种低抖动宽带时钟驱动器,属于集成电路信号处理领域,包括压控振荡器模块、锁相模块、高速分频器模块、输出驱动器模块和基准模块。所述压控振荡器模块用于产生时钟频率;所述锁相模块将所述压控振荡器模块产生的时钟频率锁定在所需要的频率和相位上;所述高速分频器模块将所述压控振荡器模块的信号分频至所需要的输出信号;所述输出驱动器模块将所述高速分频器模块分频后的输出信号转换为LVPECL、LVDS、LVCMOS三种输出格式之一后驱动输出负载;本发明具有宽频率范围输出以及低输出抖动、多模式信号输出功能,可在宽频率范围输出内达到出色的时钟精度;具有出色的抖动性能,适合要求严苛的基础设施时钟驱动应用。
  • 一种抖动宽带时钟驱动器
  • [发明专利]一种OTP的冗余纠错结构-CN202010356064.0有效
  • 梁思思;任凤霞;万书芹;叶明远;蒋颖丹;季惠才;薛颜 - 中国电子科技集团公司第五十八研究所
  • 2020-04-29 - 2023-08-01 - G11C29/00
  • 本发明公开了一种OTP的冗余纠错结构,包括冗余存储阵列、地址译码模块和逻辑控制模块。冗余存储阵列分为存储已损坏存储单元地址的A空间和用于替换已损坏存储单元的B空间;地址译码模块用于将输入地址A8:0译码;逻辑控制模块用于比较输入地址和存储于A空间中的已损坏存储单元的地址,产生控制信号控制主存储阵列中出现损坏存储单元情况下的存储器读操作。本发明的冗余纠错结构,由于存储阵列出错率低,且有针对性的增加冗余存储空间,大大减少了芯片面积的浪费;直接替换已损坏存储单元,不用逻辑判决,可纠正所有存储数据类型的错误;利用寄存器实现冗余纠错,纠错速度快,效率高。
  • 一种otp冗余纠错结构
  • [发明专利]一种免乘架构的数字下变频设计方法-CN202210965891.9在审
  • 卓琳;高敏;万书芹;邵杰;陈婷婷;张沁枫;王祖锦;蒋颖丹 - 中国电子科技集团公司第五十八研究所
  • 2022-08-12 - 2022-11-08 - G06F30/33
  • 本发明公开一种免乘架构的数字下变频设计方法,属于数字下变频领域,输入数字中频信号,经混频模块将感兴趣信号下变频至基带,后经低通数字抽取滤波器模块完成下采样功能同时滤除高频分量。在宽带/窄带通道复用高速采样中,为降低混频运算复杂度并兼顾后续信号处理,协调本振信号频率与射频接收系统采样频率的关系,中频信号的载波频率设置为fLO=fs/8,将所感兴趣的频带下调至低频频带;对CIC滤波器中的积分器模块进行多相分解,转换为4路并行数据后实现12倍抽取。梳状滤波器模块采用半字节串行算法和多路复用技术,减低功耗和减小面积;将滤波后的四路并行信号进行线性组合,同时利用CSD编码算法,最终将4路数据线性组合以分离出实数和虚数信号。
  • 一种架构数字变频设计方法
  • [发明专利]一种testbench自动生成方法-CN202110705673.7有效
  • 邵杰;蒋颖丹;万书芹;苏小波 - 中国电子科技集团公司第五十八研究所
  • 2021-06-24 - 2022-08-16 - G06F30/367
  • 本发明公开一种testbench自动生成方法,属于数字集成电路领域。获取用户提供的基本信息;基本信息包括设计人员姓名、期望采用的仿真工具及储存顶层模块的文件名;检查及新建文件夹;获取所述顶层模块的模块名称和储存顶层模块的文件名称;获取顶层模块的IO端口;生成testbench主体文件;生成单独的testcase模板;配置仿真环境;打印运行过程日志文件,包括顶层文件路径、顶层模型名称、仿真工具类型及自动生成tb的路径。本发明能够生成一个完整的testbench,用户只需要在此基础上根据需求修改testcase即可进行仿真测试;避免了搭建和调试testbench测试平台周期长、难度大的问题;实现了开发过程中testbench自动化生成。
  • 一种testbench自动生成方法
  • [发明专利]一种连续/离散混合结构带通Sigma-Delta ADC-CN202210394706.5在审
  • 张沁枫;范海宇;叶明远;蒋颖丹 - 中国电子科技集团公司第五十八研究所
  • 2022-04-15 - 2022-08-12 - H03M3/00
  • 本发明公开一种连续/离散混合结构带通Sigma‑Delta ADC,属于频数字化信号接收领域。二阶LC型连续时间谐振器模块将片外LC谐振腔的输出信号经过片外隔直电容交流耦合到二阶RC型连续时间谐振器模块;二阶RC型连续时间谐振器模块作为中间级接前级二阶LC型连续时间谐振器模块的输出,中心频率精确谐振到某一频率上;二阶SC型离散时间谐振器模块接二阶RC型连续时间谐振器模块的输出;多比特Flash型量化器模块将二阶SC型离散时间谐振器模块的差分输出信号与差分基准电压进行比较,转为8位温度计码输出,经编码器转为四位二进制原码作为调制器输出信号给后续数字电路处理。本发明采用六阶带通多比特量化结构,能够获得较高的动态范围,具有天然的抗混叠特性。
  • 一种连续离散混合结构sigmadeltaadc
  • [发明专利]一种可编程抽取滤波器电路-CN202210570484.8在审
  • 邵杰;万书芹;蔡国文;卓琳;苏小波;薛颜;蒋颖丹 - 中国电子科技集团公司第五十八研究所
  • 2022-05-24 - 2022-08-05 - H03H17/04
  • 本发明公开一种可编程抽取滤波器电路,属于大规模数字集成电路设计领域,包括系数重映射模块、数据重映射模块、门控时钟模块和卷积模块;卷积模块包括依次相连的延时模块、加法模块、乘法模块、求和模块和溢出保护模块;可编程抽取滤波器电路的输入端口分别为滤波器系数、滤波器长度、抽取倍数、输入数据、时钟1和时钟2,输出端口为输出数据;滤波器系数输入至系数重映射模块,滤波器长度输入至加法模块和求和模块,抽取倍数输入至数据重映射模块和延时模块,输入数据输入至数据重映射模块,时钟1输入至数据重映射模块,时钟2输入至数据重映射模块和门控时钟门控。本发明为高速收发器接收链路提供一种灵活可配置的数字滤波方案。
  • 一种可编程抽取滤波器电路
  • [发明专利]一种宽带高调制精度的射频正交调制器-CN202210628340.3在审
  • 吴舒桐;蒋颖丹;孙新宇;张沁枫;张礼怿;张浩杰 - 中国电子科技集团公司第五十八研究所
  • 2022-06-06 - 2022-08-05 - H03C3/40
  • 本发明公开一种宽带高调制精度的射频正交调制器,属于集成电路信号处理领域,包括输入放大器、高速预分频器、限幅放大模块、预驱动电路、有源双平衡混频器和输出放大器。输入放大器将本振输入信号转为差分信号,放大后输出;高速预分频器对输入放大器输出的本振差分信号进行二分频,生成正交差分信号后输出;限幅放大模块对高速预分频器输出的正交差分信号进行限幅放大输出;预驱动电路将基带输入电压信号转换为电流信号后输出;有源双平衡混频器将限幅放大模块输出的信号和预驱动电路输出的信号进行混频输出;输出放大器将有源双平衡混频器的输出差分信号转化为单端信号输出。本发明适用于30MHz~2.2GHz射频输出频率的高性能正交调制器的设计。
  • 一种宽带调制精度射频正交调制器
  • [发明专利]一种高频时钟扇出器-CN201811434033.1有效
  • 蒋颖丹;刘雪莲;于宗光;张沁枫;吴舒桐;王祖锦 - 中国电子科技集团公司第五十八研究所
  • 2018-11-28 - 2022-08-02 - G06F30/396
  • 本发明公开一种高频时钟扇出器,属于时钟电路技术领域。所述高频时钟扇出器包括输入选择模块、放大模块、扇出模块和多个输出驱动模块。所述输入选择模块选择输入时钟通道;所述放大模块用于恢复放大差分时钟信号;所述扇出模块将一路差分时钟信号分配到多路时钟通道;所述多个输出驱动模块分别将多路时钟信号转变成LVPECL电平输出,提高时钟驱动带载能力。本发明的高频时钟扇出器具有多路选择输入、多路驱动输出功能,可以提高时钟选择和分配的灵活度,实现低噪声、高频时钟扇出,满足多通道高速高精度数据转换等系统对时钟性能的严格要求。
  • 一种高频时钟扇出器
  • [发明专利]一种相位可调的ADPLL电路-CN202210514285.5在审
  • 杨俊浩;沈剑;张礼怿;张沁枫;薛颜;苏小波;蒋颖丹 - 中国电子科技集团公司第五十八研究所
  • 2022-05-12 - 2022-07-29 - H03L7/085
  • 本发明公开一种相位可调的ADPLL电路,属于数字电路领域,包括鉴相器、失锁检测模块、相位可调模块、数字滤波器、DCO、AFC模块和分频器;其中,所述鉴相器、所述失锁检测模块、所述相位可调模块、所述数字滤波器和所述DCO依次相连,所述失锁检测模块、所述AFC和所述DCO组成环路,所述DCO、所述分频器和是鉴相器组成环路。本发明通过在鉴相器后添加失锁检测模块和相位可调模块,所述失锁检测模块用于产生锁定信号Lock,所述相位可调模块用于产生调整后的相位差信号PD_adj,实现了在ADPLL内部环路中进行相位可调以及对环路是否锁定的监测,而且本发明的电路结构简单,容易实现,可复用性高。
  • 一种相位可调adpll电路
  • [发明专利]一种高速高精度数控振荡器-CN202210413685.7在审
  • 任凤霞;邵杰;蒋颖丹;万书芹;曹燕杰 - 中国电子科技集团公司第五十八研究所
  • 2022-04-15 - 2022-07-22 - G06F1/03
  • 本发明公开一种高速高精度数控振荡器,属于无线通信领域,包括相位累加器和相位‑幅值转换模块;所述相位累加器对输入的频率控制字FTW进行有符号累加,具体为:根据并行电路的分相原理,任意通道的初始相位是由配置的外部输入的初始相位值再加上各通道的初始的偏置相位确定;在初始化相位的基础上,每个通道都以相同的相位累加器的步长FTW×2m累加得到;所述相位‑幅值转换模块,对其任意通道的数据,输入为相位累加器的输出,得出数控振荡器的定点化的有符号的正弦与余弦的输出值。本发明采用多个支路并行计算信号,提高了系统采样率;相位‑幅值转换模块采用优化算法,减少表格的位宽,提高系统速率的同时,也可以提高系统的精度。
  • 一种高速高精度数控振荡器
  • [发明专利]一种高线性度宽带正交调制器-CN202210445165.4在审
  • 吴舒桐;刘雪莲;时黛;戚福伟;张甘英;蒋颖丹;张沁枫 - 中国电子科技集团公司第五十八研究所
  • 2022-04-26 - 2022-07-08 - H03C3/40
  • 本发明公开一种高线性度宽带正交调制器,属于集成电路信号处理领域,包括移相器模块、混频器模块和差分转单端模块。移相器模块对本振差分输入信号进行移相,生成本振正交信号输出;混频器模块将移相器模块的输出信号以及基带输入信号进行混频输出;差分转单端模块将混频器模块的输出差分信号转化为单端信号后输出。与传统正交调制器技术相比,本发明的本振正交产生采用多相滤波器方法,采用电阻和电容实现,芯片面积更小,并且可实现超宽带操作,涵盖50MHz~6GHz的本振输入频率范围;边带抑制约为‑50dBc,载波泄露约为‑40dBm,可在宽带工作频率范围内达到出色的调制性能。混频器模块采用电感峰化,差分转单端模块采用宽带有源巴伦结构,实现增益补偿和高线性度。
  • 一种线性宽带正交调制器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top