|
|
钻瓜专利网为您找到相关结果 513个，建议您 升级VIP下载更多相关专利
- [发明专利]一种电路板的沉铜方法及电路板-CN202010778949.X在审
-
张利华;蒋忠明
-
深南电路股份有限公司
-
2020-08-05
-
2022-02-18
-
H05K3/10
- 本申请公开了一种电路板的沉铜方法及电路板，其中，该电路板的沉铜方法包括：获取到形成有盲孔的电路板；对电路板进行活化处理，并同时通过超声波进行空化作用；将活化处理后的电路板带入沉铜槽，以带动电路板由沉铜槽的一端向其另一端运动，以依次接受垂直于电路板一端面的设置有至少一个喷淋孔的第一喷淋器喷射出的沉铜药水的喷淋，从而对电路板中的盲孔进行沉铜。通过上述方式，本申请能够提升电路板盲孔内的药水交换率，且提高了药水对盲孔的冲击力，从而有效地避免了盲孔沉铜不良及盲孔开路的出现，保证了产品的可靠性。
- 一种电路板方法
- [发明专利]一种导电连接结构的制备方法-CN202111277473.2在审
-
盛会
-
苏州群策科技有限公司
-
2021-10-29
-
2022-02-01
-
H05K3/10
- 本发明公开了一种导电连接结构的制备方法，包括以下步骤：于电路板上形成多个间隔设置的电性连接垫；将所述电路板表面及所述电性连接垫端面覆盖防焊层，并于其上形成多个间隔设置的开口，以使所述电性连接垫部分显露出来；于所述电性连接垫端面形成化镀金属铜层；于所述化镀金属铜层的端面形成接着层，且对所述接着层进行电浆清洁。该制备方法相对于现有技术在接着层形成好后，对所述接着层进行电浆清洁，以降低所述接着层的表面张力，使得焊料凸块设置在所述接着层上时与所述接着层的结合速度加快，进而提高生产效率，能适合于大批量的生产。
- 一种导电连接结构制备方法
- [发明专利]金属箔、覆铜层叠板、线路板及线路板的制备方法-CN202110910672.6在审
-
苏陟
-
广州方邦电子股份有限公司
-
2021-08-09
-
2021-12-17
-
H05K3/10
- 本发明涉及金属箔技术领域，公开了一种金属箔、覆铜层叠板、线路板和线路板的制备方法，其中，金属箔包括导电层和承载层，导电层与承载层层叠设置，导电层的厚度小于或等于9微米；其中，在使用金属箔制备线路板时，导电层用于制作导电线路，通过第一蚀刻液将承载层与导电层分离，导电层对第一蚀刻液具有耐蚀性。在使用金属箔制备线路板时，可以通过第一蚀刻液将承载层与导电层分离，因此导电层与承载层之间的剥离力无需满足可剥离的条件，所以导电层的厚度在满足产品可靠性的情况下可以设置得比较小，同时在形成导电线路过程中，不会出现蚀刻不净的现象，也不会在基板上残留导电微粒，进而有利于制备细线路的线路板。
- 金属层叠线路板制备方法
- [发明专利]薄膜处理系统和方法-CN202010485971.5在审
-
周小红;基亮亮;刘麟跃
-
苏州维业达触控科技有限公司;维业达科技（江苏）有限公司
-
2020-06-01
-
2021-12-07
-
H05K3/10
- 本发明提供一种薄膜处理系统和方法，所述薄膜处理系统包括：第一上浆装置，在薄膜带的第一表面上涂布导电浆料；第一填刮装置，将所述导电浆料填刮至第一图案的凹槽内；第一裱干装置，对填充于第一图案的凹槽内所述导电浆料进行干化；第一抛光装置，对经过第一裱干装置的薄膜带的第一表面进行抛光；第二上浆装置，在薄膜带的第二表面上涂布导电浆料；第二填刮装置，将所述导电浆料填刮至第二图案的凹槽内；第二裱干装置，对填充于第二图案的凹槽内所述导电浆料进行干化；第二抛光装置，对经过第二裱干装置的薄膜带的第二表面进行抛光。这样可以在一个处理流程中，实现对所述薄膜带的双面进行上浆、填刮、裱干和抛光处理，无需中断，生产效率高。
- 薄膜处理系统方法
- [实用新型]一种防翘曲的双面板烘烤装置-CN202023242329.9有效
-
田梅凤
-
毅嘉电子（苏州）有限公司
-
2020-12-29
-
2021-12-07
-
H05K3/10
- 本实用新型公开了一种防翘曲的双面板烘烤装置，包括外壳、第一隔板、转轴和连接块，所述外壳内开设有导向槽，所述连接块内开设有第一限位槽和第二限位槽，所述外壳的前端面嵌入固定有第一隔板，所述第一隔板的顶端面贴合安装有电热丝，所述转轴滑动套接在导向槽内，且转轴的后端面焊接有连接杆，所述连接杆背离转轴的一端固定安装有第二限位块，且第二限位块转动安装在第二限位槽内，所述外壳的后端面焊接有固定板，且固定板内转动安装有螺杆，所述螺杆的顶端面固定安装有握把，所述螺杆的底端面焊接有第一限位块，且第一限位块转动安装在第一限位槽内。本实用新型具备操作便捷，双面板加工后平整和实用性更佳的优点。
- 一种防翘曲双面板烘烤装置
- [发明专利]具有提高的阻抗连续性的封装接口-CN202010469318.X在审
-
马梦颖;刘西柯;叶翔翔;王鑫
-
默升科技集团有限公司
-
2020-05-28
-
2021-12-03
-
H05K3/10
- 本文公开了具有提高的阻抗连续性的封装接口。一种封装集成电路的说明性实施例包括：集成电路芯片，具有SerDes信号板；以及封装基板，具有芯通孔和将SerDes信号板连接到外部触点的微通孔的布置，该外部触点用于到PCB迹线的焊料球连接。该芯通孔具有第一寄生电容，该焊料球连接与第二寄生电容相关联，并且微通孔的布置提供了提高连接阻抗匹配的pi网络电感。一种说明性方法实施例，包括：获取PCB迹线的期望的阻抗；确定芯通孔和到PCB迹线的焊料球连接的寄生电容；最小化芯通孔电容；计算提高与PCB迹线的阻抗匹配的pi网络电感；以及调整芯通孔和焊料球连接之间的微通孔布置以提供pi网络电感。
- 具有提高阻抗连续性封装接口
|
