“G11C11/412”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果221个，建议您升级VIP下载更多相关专利

[发明专利]静态随机存取存储器-CN200910056134.4有效
发明人：黄艳;黄威森;顾一鸣 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-08-07 - 公布日： 2011-03-23 - 主分类号： G11C11/412 文献下载
摘要：本发明公开了一种静态随机存取存储器(SRAM)，在制作SRAM时，重新制造掩模版上的AA图形，使该掩膜版的AA图形中，接近场效应晶体管PG_1的栅极区域的拐角区域为非直角，接近场效应晶体管PG_r的栅极区域的拐角区域为非直角，非直角的拐角区域可以为曲面或楼梯形。因此，本发明防止了最终形成的SRAM性能失配。
静态随机存取存储器

[发明专利]半导体存储器件-CN201010211925.2无效
发明人：山冈雅直;河原尊之 -专利权人：瑞萨电子株式会社
申请日： 2006-09-30 - 公布日： 2010-12-08 - 主分类号： G11C11/412 文献下载
摘要：本发明提供一种半导体存储器件，在使用了小型化的晶体管的低功耗SRAM中，通过降低从漏电极流向衬底电极的漏电流和亚阈值漏电流，降低LSI电路整体的功耗，并且提高存储器单元的写入读出时的动作稳定性。并且，提供一种抑制因增加晶体管数量等造成的存储器单元的增加，抑制芯片面积的增大的技术。在使用具有BOX层的SOI或FD-SOI晶体管而构成的SRAM存储器单元中，通过控制驱动晶体管的BOX层下的阱电位，控制晶体管的阈值电压，使电流增加，从而能够实现存储器单元的稳定动作。
半导体存储器件

[发明专利]可增加写入裕量的静态随机存取存储器-CN201010163847.3有效
发明人：胡剑 -专利权人：上海宏力半导体制造有限公司
申请日： 2010-04-29 - 公布日： 2010-08-25 - 主分类号： G11C11/412 文献下载
摘要：本发明一种可增加写入裕量的静态随机存取存储器，至少包含：静态随机存取存储单元阵列，该静态随机存取存储单元阵列包含多个以阵列形式排列的静态随机存取存储单元；以及可控电源电路，连接于该静态随机存取存储单元阵列，用于给每个静态随机存取存储单元提供可控的电压，本发明在读出和保持模式下，静态随机存取存储单元阵列每列的供电电压及电源负端电压不变，当需要进行写入操作时，使被操作的静态随机存取存储单元所在列的供电电压减小或使得被操作的静态随机存取存储单元所在列的电源负端电压提高，其他列电压不变，这样可以使得本发明的静态随机存取存储单元可接受的低电平范围得以扩展，增加本发明静态随机存取存储器的写入裕量。
可增加写入静态随机存取存储器

[发明专利]CMOS静态随机存取存储器/只读存储器统一存储单元-CN200880007355.6无效
发明人：丹尼斯·R·米勒;梅德·H·拉曼;莫哈梅德·E·卡比尔 -专利权人： VNS业务有限责任公司
申请日： 2008-01-08 - 公布日： 2010-07-28 - 主分类号： G11C11/412 文献下载
摘要：存储单元(30)包括位(BL)读出线和位非(BLN)读出线、以及随机存取存储器(RAM)字线(50)和只读存储器(ROM)字线(52)。存储单元包括静态RAM(SRAM)存储单元(32)和ROM存储单元。SRAM存储单元耦接在所述位读出线与位非读出线之间，并且响应于所述RAM字线上的信号。ROM存储单元也耦接在所述位读出线与位非读出线之间，并且响应于所述ROM字线上的信号。所述ROM存储单元包括第一(38a)ROM传输晶体管和第二(38b)ROM传输晶体管、用于将第一ROM传输晶体管永久地编程连接到电压线或地线的第一节点、以及用于将第二ROM传输晶体管永久地编程连接到电压线或地线的第二节点(44)。
cmos 静态随机存取存储器只读存储器统一存储单元

[发明专利]8晶体管型低漏电静态随机存取内存单元-CN200910140788.5有效
发明人：吴瑞仁;陈炎辉;周绍禹;廖宏仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-05-15 - 公布日： 2010-06-16 - 主分类号： G11C11/412 文献下载
摘要：本发明揭露一种静态随机存取内存(static random access memory，SRAM)单元，包含一对交错耦合反向器，含有第一储存节点，以及第一N型金属氧化物半导体晶体管，含有栅极，第一与第二源/漏极，分别与第一储存节点，读入字符线(read word-line，RWL)以及第一读入位线(read bit-line，RBL)相连，读入字符线以及第一读入位线在进行读取动作时被启动，而在进行写入动作时不被启动。
晶体管漏电静态随机存取内存单元

[发明专利]静态随机存取存储器单元-CN200910178040.4无效
发明人：刘逸群;周绍禹;廖宏仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-09-25 - 公布日： 2010-03-31 - 主分类号： G11C11/412 文献下载
摘要：本发明提供一种静态随机存取存储器，包括交叉耦接(cross-coupled)的一对反向器、一第一NMOS晶体管、一第二NMOS晶体管以及一第三NMOS晶体管。一对反向器交叉耦接且具有第一存储节点；第一NMOS晶体管具有一漏极连接于第一存储节点，以及一源极连接于第一信号线；第二NMOS晶体管具有一漏极连接于一第二信号线、源极连接于第一NMOS晶体管的一栅极，以及一栅极连接于一第三信号线；第三NMOS晶体管具有一漏极连接于第一MOS晶体管的栅极、一源极连接于接地端(VSS)，以及一栅极连接于一第四信号线，其中第四信号线互补于第三信号线。本发明提供的静态随机存取存储器在对邻近的存储器单元进行存取时具有最小的干扰。
静态随机存取存储器单元

[发明专利]静态存储器件-CN200880022489.5无效
发明人：路易斯·埃尔维拉·比利亚格拉;林泽·I·M·迈耶;何塞·德耶稣·皮内达·德干维兹 -专利权人： NXP股份有限公司
申请日： 2008-06-25 - 公布日： 2010-03-31 - 主分类号： G11C11/412 文献下载
摘要：一种半导体存储器件包括用来构成多个存储单元元件(40)的n阱(22)和p阱(24)。可以对n阱(22)和p阱(24)进行反向偏置，来改善读写性能。可以对n阱和p阱之一进行全局偏置，而可以以诸如块、行或列之类的组的方式对n阱和p阱中的另一个进行偏置。可以通过调节阱偏置来减小错误和/或校正错误。
静态存储器件

[发明专利]提高SRAM读取状态稳定性的方法-CN200910196470.9无效
发明人：胡剑 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-09-25 - 公布日： 2010-03-17 - 主分类号： G11C11/412 文献下载
摘要：本发明提供了一种提高SRAM读取状态稳定性的方法，所述SRAM至少由一个NMOS和一个PMOS组成，在对所述SRAM进行读取时，降低所有所述PMOS上所加的偏置电压至现有技术中所加偏置电压的70％至90％。本发明降低了组成SRAM的PMOS上的偏置电压，使得PMOS管处于背栅和正偏置状态，提高了SRAM读取状态稳定性。
提高 sram 读取状态稳定性方法

[发明专利]半导体存储装置-CN200910165976.3有效
发明人：宇野和正 -专利权人：恩益禧电子股份有限公司
申请日： 2009-08-20 - 公布日： 2010-02-24 - 主分类号： G11C11/412 文献下载
摘要：一种半导体存储装置，抑制非选择列的充放电电流，并确保低压动作下的读写动作裕度。在具有与多个字线(WLB_k、WLB_K+1)和多个位线对(D₁、DB₁、D₁₊₁、DB₁₊₁)的交点对应地设置的多个存储单元205的半导体存储装置中，设置分别与位线对应地设置的列选择线(S₁、S₁₊₁)，各存储单元205上设置逆变器(INV3)，其电源从列选择线提供，字线连接到输入，输出连接到存取晶体管的栅极，仅导通字线和列选择线同时被选择的单元的存取晶体管。
半导体存储装置

[发明专利]八管低泄漏SRAM单元-CN200910142245.7有效
发明人：黄怀莹;林祐宽;洪圣强;王屏薇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-06-26 - 公布日： 2009-12-30 - 主分类号： G11C11/412 文献下载
摘要：本发明提出一种静态随机存取存储器(SRAM)单元，包括：一对交叉耦合的反相器，所述一对反相器连接在正电源电压(Vcc)和第一节点之间；第一NMOS晶体管，其栅极和漏极与所述第一节点相连，其源极与电源地相连；和第二NMOS晶体管，其漏极和源极分别与所述第一节点和所述电源地相连，其栅极连接有控制线。
八管低泄漏 sram 单元

[发明专利]抗辐射加固FPGA芯片中抗单粒子翻转的存储单元电路-CN200910078907.9无效
发明人：陈雷;文治平;王雷;王慜;孙华波;李学武;刘增荣;周涛;张帆;尚祖宾 -专利权人：北京时代民芯科技有限公司;中国航天时代电子公司第七七二研究所
申请日： 2009-02-27 - 公布日： 2009-10-07 - 主分类号： G11C11/412 文献下载
摘要：抗辐射加固FPGA芯片中抗单粒子翻转的存储单元电路，包括两个反相器和两个晶体管，两个反相器交叉连接，通过控制两个晶体管的栅极电压和衬底电位来实现对两个晶体管源极端和漏极端的电阻值的调节，两个晶体管源极端和漏极端电阻的阻值不大于50Ω或不小于1,000Ω。反相器设计方面，在现有的由PMOS管和NMOS管构成的电路中加入了电阻，电阻连接在PMOS晶体管和NMOS晶体管的漏极端之间。本发明通过在反相器中加入电阻，实现了存储单元的抗单粒子翻转，并且本发明的存储电路具有噪声小，功耗低和占用面积小，版图和工艺上容易在抗辐射FPGA芯片设计中实现的优点。
辐射加固 fpga 芯片中抗单粒子翻转存储单元电路

[发明专利]无负载的包含有四个NMOS晶体管的静态随机存储器-CN200810102307.7无效
发明人：张万成;吴南健 -专利权人：中国科学院半导体研究所
申请日： 2008-03-20 - 公布日： 2009-09-23 - 主分类号： G11C11/412 文献下载
摘要：本发明公开了一种静态随机存储器SRAM单元，以及加快该SRAM单元写入速度的方法。该静态随机存储器单元由具有双栅结构的N沟道FinFET组成，包含一对下拉NMOS管和一对存取NMOS管。一方面，存取MOS管具有较小的沟道长度，而下拉MOS管具有较大的沟道长度。在SRAM为保持模式时，存取MOS管相对于下拉MOS管有较大的漏电流，使得SRAM单元可以有效保持逻辑1。另一方面，SRAM单元中存储节点的电压分别被反馈到存取MOS管和下拉MOS管的背栅上。在SRAM为读取模式时，下拉MOS管相对于存取MOS管有较大的开启状态电流，使得SRAM单元可以有效保持逻辑0。
负载含有四个 nmos 晶体管静态随机存储器

[发明专利]具有与非门的NBTI-恢复存储单元-CN200680055721.6有效
发明人： J·阿韦利亚;X·韦拉;O·云萨尔;A·冈萨雷斯 -专利权人：英特尔公司
申请日： 2006-09-28 - 公布日： 2009-08-12 - 主分类号： G11C11/412 文献下载
摘要：本发明涉及一种NBTI-恢复存储单元，其由包含多个与非门的环构成。将所述与非门布置为，使所述与非门之一在其输出端具有“0”，而使其余与非门在其输出端具有“1”。所述存储单元内的PMOS晶体管所经受的劣化要比在基于倒相器的存储单元中低。能够减小保护频带，以便防止晶体管劣化，同时可以提高存储单元的工作频率。
具有与非门 nbti 恢复存储单元

[发明专利]静态随机存取存储器单元-CN200780014549.4无效
发明人：兰尼克·K·M·NG;赫尔本·多图博斯;拉杜·苏尔代亚努 -专利权人： NXP股份有限公司
申请日： 2007-04-19 - 公布日： 2009-05-06 - 主分类号： G11C11/412 文献下载
摘要：提供了一种静态随机存取存储器装置。SRAM存储器装置包括耦合在第一节点(A)和位线条(BLB)之间的第一门FET(T6)。第二门FET(T1)耦合在第二节点(B)和位线(BL)之间。第二节点(B)与第一门FET(T6)耦合，并且根据在第二节点(B)处的电压(V_B)切换第一门FET(T6)。第一节点(A)与第二门FET(T1)耦合。根据在第一节点(A)处的电压(V_A)切换第二门FET(T1)。
静态随机存取存储器单元

[发明专利]半导体装置、静态存储单元、半导体存储电路-CN200810096206.3无效
发明人：王屏薇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-04-30 - 公布日： 2008-11-05 - 主分类号： G11C11/412 文献下载
摘要：提供半导体装置、静态存储单元、半导体存储电路。由八个晶体管组成的虚拟6T SRAM单元设计包括一对交叉连接的反相器及一对通过栅晶体管，其通过衬底电性连接到各个反相器。同一对晶体管中，各通过栅晶体管分别有彼此不同的β值，其中β值较小的作为读取端口，而β值较大的作为写入端口。两对位线电性连接到通过栅晶体管，多种字线也电性连接到这些通过栅晶体管。在某一实施例中，所有通过栅晶体管电性连接到同一条字线，而在另一实施例中，所有通过栅晶体管电性连接到一对字线。在其他实施例中，个别通过晶体管电性连接到个别的字线。本发明能提升读取边限和写入边限，同时不会导致单元的面积增加，由此降低此单元的最小操作电压。
半导体装置静态存储单元电路