[发明专利]用以形成半导体装置的中间层绝缘薄膜的方法

说明书

技术领域

本发明一般涉及一种用以形成半导体装置的中间层绝缘薄膜的方法，特别涉及在为使中间层绝缘薄膜平坦化的化学机械抛光中，利用一种高密度的等离子体氧化物薄膜作为一种抛光减速器(retarder)。

背景技术

主要产生自半导体元件高度集成化的结果的半导体装置的高阶梯(step)有可能引起所谓的缺口化(notching)，一种产生自光刻工艺中的漫反射的图形缺陷问题。此使得接续的工艺难以进行。

为了解决此问题，将该高阶梯掩埋覆盖以一种绝缘材料的平坦化技术已被提出。在半导体装置的高度集成化中，这些平坦化的技术现已被认为是一种非常重要的工艺，因为其有助于后续的工艺。

通常为了将一具有高阶梯覆盖的半导体装置平坦化，一种掺杂有高密度的硼(B)与磷(P)的硼磷硅玻璃(以下称做“BPSG”)薄膜被使用，且将其在高温下处理。

然而，此种利用BPSG薄膜的平坦化工艺在制造具有高集成度的例如为256M或更多的DRAM的半导体装置中仍会引起缺口化的问题，其中介于元件(cell)区域与周边区域之间的阶梯覆盖被保持在0.8至1.0μm的高度。

此外，由于在半导体装置中金属线被要求为更窄，一种利用例如为深UV的更短波作为光源的步进机被用于其光刻。然而，此种步进机的聚焦深度变为小到大约为0.4μm，这使其无法形成金属线用的光致抗蚀剂图形。即使该光致抗蚀剂图形被形成，所产生的金属线不是易于断开、就是产生一跨接(bridge)的问题。在此，为了在一晶片上利用一暴光掩模经由一光学透镜形成一图形，该聚焦深度被定义成如下。当焦点被带入晶片的中时，虚像呈现在该晶片以该透镜的中心为基准的上方及下方的位置。换言的，该聚焦深度为介于该透镜与该最靠近透镜的影像的间的长度的两倍。

在高度集成的半导体元件中，一种不同的方法已被发展来克服上述的难题。一种利用化学浆体的化学机械抛光(以下称做“CMP”)技术现已被利用来抛光与平坦化该高阶梯的覆盖。

为了更深入了解本发明的背景，一种公知的CMP技术参照图1与2的说明将被提出。

首先，如图1中所示，制备一半导体基板1其中一底层结构3被制得。借助于形成一场氧化薄膜而将半导体元件分开、形成一栅电极、提供一源极与漏极、以及形成一位线与一电容。为了方便起见，这些在图1与2中被省去。

然后，一具有大约为1000埃厚的BPSG薄膜5，其厚于介于元件区域100与周边区域200的间的阶梯覆盖，而被淀积在该底层结构3的上，接着在800℃或是更高的温度下做该BPSG薄膜5的热处理。

然后，如图2中所示，为了上部的结构的平坦化，一种CMP的工艺被进行来蚀刻该BPSG薄膜5。在此时，该蚀刻作用在周边区域200以及该元件区域100。因此，虽然在图2中标示“B”的阶梯覆盖小于在图1中标示“A”的阶梯覆盖，在此CMP的工艺之后其仍然存在。

如上所述，该CMP工艺借助于厚厚地淀积该BPSG薄膜并且用化学药剂将其机械地抛光而容许该阶梯覆盖被降低。然而，由于该元件区域是沿着该周边区域被抛光的CMP工艺的凹曲(dishing)效应，要获得整个的平坦化是困难的，并且因此接续的步骤并不能顺利地进行。于是，许多的问题产生，其包含在半导体装置高度集成化的困难以及因此所得到的半导体装置在特性与可靠度上的劣化。

由于只有某一特定的厚度的BPSG薄膜被抛光，公知的CMP额外需要一终点的检测器，例如为一用以感测与马达速度有关的电流变化的检测器、或是一光学式的检测器。该点检测一个因素增加了半导体装置的工艺成本。再者，运作该检测器的协定增加了半导体装置的整体制造过程的复杂度，以导致生产率的降低。

发明内容

本发明的一目的在于克服公知技术所遭遇到的上述的问题，并且在于提供一种用以形成半导体装置的中间层绝缘薄膜的方法，其可达成半导体装置的特性、可靠度、生产率以及高集成度的明显改善。