[发明专利]半导体结构及其形成方法

说明书

本公开实施例提供一种半导体结构及其形成方法，半导体结构包括：中间器件层，中间器件层具有第一面和第二面，第一面具有第一焊盘，第二面具有第二焊盘，中间器件层包括存储单元阵列，第一焊盘与存储单元阵列的字线电连接，第二焊盘与存储单元阵列的位线电连接；第一器件层位于第一面上，且第一器件层的表面具有第三焊盘，第三焊盘与相应的第一焊盘电连接，第一器件层包括字线驱动器，第三焊盘与字线驱动器电连接；第二器件层位于第二面上，且第二器件层的表面具有第四焊盘，第四焊盘与相应的第二焊盘电连接，第二器件层包括位线感测放大器，第四焊盘与位线感测放大器电连接。本公开实施例至少有利于提升半导体结构的性能。

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着人们对电子产品的要求向小型化、多功能化发展，半导体封装结构也向着高密度、高集成化的方向发展。

半导体封装结构可以包括相互键合的芯片，其中，芯片之间的导电走线的分布方式以及芯片的设置不仅对键合工艺的复杂度具有影响，还对半导体封装结构的性能具有一定的影响，目前，半导体封装结构中芯片以及导电走线的设置仍存在不足，如何优化半导体封装结构的性能为现阶段亟需解决的技术问题。

发明内容

本公开实施例提供一种半导体结构及其形成方法，至少有利于提升半导体结构的性能。

本公开实施例一方面提供一种半导体结构，包括：中间器件层，中间器件层具有相对的第一面和第二面，第一面具有第一焊盘，第二面具有第二焊盘，中间器件层包括存储单元阵列，第一焊盘与存储单元阵列的字线电连接，第二焊盘与存储单元阵列的位线电连接；第一器件层，第一器件层位于第一面上，且第一器件层朝向中间器件层的表面具有第三焊盘，第三焊盘与相应的第一焊盘电连接，第一器件层包括字线驱动器，第三焊盘与字线驱动器电连接；第二器件层，第二器件层位于第二面上，且第二器件层朝向中间器件层的表面具有第四焊盘，第四焊盘与相应的第二焊盘电连接，第二器件层包括位线感测放大器，第四焊盘与位线感测放大器电连接。

在一些实施例中，半导体结构包括外围电路，外围电路位于第一器件层或第二器件层中的至少一者。

在一些实施例中，外围电路包括第一部分和第二部分，第一部分位于第一器件层，第二部分位于第二器件层。

在一些实施例中，沿第一面指向第二面的方向上，中间器件层包括依次堆叠的第一重布线层、芯片层以及第二重布线层，存储单元阵列位于芯片层内；第一焊盘位于第一重布线层内，第一重布线层包括第一走线，存储单元阵列的字线通过第一走线与第一焊盘连接；第二焊盘位于第二重布线层内，第二重布线层包括第二走线，存储单元阵列的位线通过第二走线与第二焊盘连接。

在一些实施例中，芯片层包括朝向第一面的第一侧以及朝向第二面的第二侧，第一侧具有字线接口，存储单元阵列的字线通过字线接口与第一走线相连接；第二侧具有位线接口，存储单元阵列的位线通过位线接口与第二走线相连接。

在一些实施例中，沿第一面指向第二面的方向上，第一器件层包括依次堆叠的第二芯片层以及第三重布线层，字线驱动器位于第二芯片层内；第三焊盘位于第三重布线层内，且第三重布线层包括第三走线，字线驱动器通过第三走线与第三焊盘连接；沿垂直于第一面指向第二面的方向上，第二芯片层包括多个间隔排布的第一区，字线驱动器位于第一区。

在一些实施例中，第一器件层包括外围电路，外围电路位于第二芯片层，第二芯片层包括第一区以外的第二区，外围电路位于第二区。

在一些实施例中，沿第一面指向第二面的方向上，第二器件层包括依次堆叠的第四重布线层以及第三芯片层，位线感测放大器位于第三芯片层内；第四焊盘位于第四重布线层内，且第四重布线层包括第四走线，位线感测放大器通过第四走线与第四焊盘连接；沿垂直于第一面指向第二面的方向上，第三芯片层包括多个间隔排布的第三区，位线感测放大器位于第三区。