[发明专利]半导体结构及其制备方法

说明书

本申请涉及一种半导体结构及其制备方法。半导体结构包括：基底；第一阱区，位于基底内；第一体区，位于第一阱区内；第二体区，位于基底内，与第一体区间隔设置，且至少部分位于第一阱区内；第二阱区，位于第一阱区内，且位于第一体区与第二体区之间，与第一体区间隔设置；多个欧姆接触区，位于基底内，在第一方向上，至少部分欧姆接触区位于第一体区、第二体区、第一阱区和第二阱区内；其中，第二阱区与位于第二阱区内的欧姆接触区作为结型场效应晶体管的漏极区和NPN的集电极区。实现了NPN区域与结型场效应晶体管区域相互重叠，NPN和结型场效应晶体管共用部分结构以缩小整体半导体结构的面积。

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

随着半导体技术的发展，对半导体产品的集成度的要求越来越高，因而需求半导体器件的尺寸越来越小。

许多半导体结构中同时包括NPN(NPN型三极管)元件和JFET(Junction Field-Effect Transistor，结型场效应晶体管)元件，但在这些半导体结构中，通常会将NPN和JFET单独制造，NPN区域与JFET区域相互独立，导致半导体结构面积较大。

发明内容

基于此，有必要针对上述问题提供一种半导体结构及其制备方法。

为了解决上述问题，一方面，本申请提供了一种半导体结构，包括：

基底；

第一阱区，位于所述基底内；

第一体区，位于所述第一阱区内；

第二体区，位于所述基底内，与所述第一体区间隔设置，且至少部分位于所述第一阱区内；

第二阱区，位于所述第一阱区内，且位于所述第一体区与所述第二体区之间，与所述第一体区间隔设置；

多个欧姆接触区，位于所述基底内，在第一方向上，至少部分所述欧姆接触区位于所述第一体区、所述第二体区、所述第一阱区和所述第二阱区内；

其中，所述第二阱区与位于所述第二阱区内的所述欧姆接触区作为结型场效应晶体管的漏极区和NPN的集电极区。

本申请的半导体结构，包括基底、第一阱区、第一体区、第二体区、第二阱区及多个欧姆接触区；第一阱区位于基底内，用于与基底共同形成寄生二极管；第一体区位于第一阱区内，作为NPN的体区；第二体区与第一体区间隔设置，且至少部分位于第一阱区内，作为JFET的体区；位于第一体区与第二体区之间的第二阱区与位于第二阱区内的欧姆接触区为JFET和NPN共用，作为JFET的漏极和NPN的集电极引出端，也作为半导体结构的漏极，实现了NPN区域与JFET区域相互重叠，NPN和JFET共用部分结构以缩小整体结构的面积。

在其中一个实施例中，所述半导体结构还包括：多个第三阱区，位于所述基底内；其中，在第二方向上，所述第三阱区位于所述第一阱区相对的两侧，所述第一方向与所述第二方向相垂直。

在其中一个实施例中，在所述第二方向上，所述第二体区位于所述第一阱区内。

在其中一个实施例中，在所述第二方向上，多个所述欧姆接触区均位于所述第二体区内。

在其中一个实施例中，在所述第二方向上，所述第二体区部分位于所述第一阱区内。

在其中一个实施例中，在所述第二方向上，部分所述欧姆接触区延伸至所述第三阱区内。

在其中一个实施例中，所述欧姆接触区包括多个第一导电类型的欧姆接触区和多个第二导电类型的欧姆接触区，所述第一导电类型的欧姆接触区和所述第二导电类型的欧姆接触区交替间隔设置。