[发明专利]肖特基二极管及制作方法，以及电子设备及制作方法

说明书

本发明提供了一种肖特基二极管，包括：肖特基二极管结构，该结构具体包括：衬底、外延层以及若干栅极沟槽；N+型离子注入区与第一势垒层；N+型离子注入区形成于远离若干栅极沟槽一侧的外延层中；第一势垒层形成于N+型离子注入区的表层中；层间介质层，覆盖外延层的表面，且暴露出若干栅极沟槽、若干栅极沟槽之间的外延层以及N+型离子注入区；第一金属层与钝化层，第一金属层形成于第一势垒层的顶端；钝化层包裹第一金属层，且暴露出部分第一金属层的表面；第一焊盘，形成于第一金属层暴露出来的表面上。该技术方案解决了由于传统打线工艺造成的对芯片有效面积的限制的技术问题。进而实现了降低肖特基二极管的压降和提高过电流能力的技术效果。

技术领域

本发明涉及半导体领域半导体领域，尤其涉及一种肖特基二极管及制作方法，以及电子设备及制作方法。

背景技术

肖特基二极管是一种利用金属与半导体接触形成的肖特基势垒原理制成的具有单向导通性的器件。它是一种单载流子导通器件，因此具有极短的导通恢复时间。由于其快速的开关速度和极低的开关损耗，被广泛应用于开关电源等电路。TMBS利用电荷耦合作用使肖特基的表面电场降低，因此相较于常规平面肖特基产品能更好的平衡反向漏电流和正向压降，具有更优的正向导通和反向阻断特性。目前市场上的肖特基产品多为纵向设计，封装上采用传统的打线工艺。但是，传统的打线工艺会限制芯片的尺寸，在同等封装尺寸下难以进一步增大芯片的有效尺寸，进而无法做到更低的压降和更高的过电流能力。

因而，研发一种新型的肖特基结构与制作工艺，以提高同等封装尺寸下芯片有效设计面积，成为本领域技术人员亟待要解决的技术重点。

发明内容

本发明提供一种肖特基二极管及制作方法，以及电子设备及制作方法，以解决由于传统打线工艺造成的对芯片有效面积的限制的的问题。

根据本发明的第一方面，提供了一种肖特基二极管，包括：

肖特基二极管结构，所述肖特基二极管结构包括：衬底、外延层以及若干栅极沟槽；所述外延层形成于所述衬底上；所述若干栅极沟槽形成于所述外延层中；

N+型离子注入区与第一势垒层；所述N+型离子注入区形成于远离所述若干栅极沟槽一侧的所述外延层中；所述第一势垒层形成于所述N+型离子注入区的表层中；

层间介质层，覆盖所述外延层的表面，且暴露出所述若干栅极沟槽、所述若干栅极沟槽之间的所述外延层以及所述N+型离子注入区；

第一金属层与钝化层，所述第一金属层形成于所述第一势垒层的顶端；所述钝化层包裹所述第一金属层，且暴露出部分所述第一金属层的表面；

第一焊盘，形成于所述第一金属层暴露出来的表面上。

可选的，所述肖特基二极管结构还包括：

场氧层，形成于所述若干栅极沟槽的内壁上；

若干栅极，分别填充于所述若干栅极沟槽中；

第二势垒层，形成于所述若干栅极沟槽之间的所述外延层的表层。

可选的，所述肖特基二极管还包括：

第二金属层，覆盖所述第二势垒层与所述栅极的顶端；

其中，所述钝化层还包裹所述第二金属层，且暴露出部分所述第二金属层的表面；

第二焊盘，形成于所述第二金属层暴露出来的表面上。

根据本发明的第二方面，提供了一种肖特基二极管的制作方法，用于制作本发明第一方面的任一项所述的肖特基二极管，包括：