[实用新型]一种具有围堰结构的板级封装结构

说明书

本实用新型提供一种具有围堰结构的板级封装结构，包括：至少两张临时载板，所述临时载板上设有键合胶流动阻挡件，每相邻的两张临时载板呈相对设置并通过所述键合胶流动阻挡件形成阻挡键合胶流动的区域，所述阻挡键合胶流动的区域用于限制键合每相邻的两张临时载板的键合胶在阻挡键合胶流动的区域中流动并形成键合胶层；能够有效减少在板级封装工艺键合过程中键合胶外溢形成不规则形状的问题，方便于后续封装工艺的实施，且能在一定程度上增加封装工艺的有效面积，有效提升键合效率。

技术领域

本实用新型涉及板级封装技术领域，具体涉及一种具有围堰结构的板级封装结构。

背景技术

随着手机、电脑、数码相加等移动消费型电子产品对应功能集成、大存储空间、高可靠性及小型化封装的要求程度越来越高，高密度微电子组装技术在新一代电子产品上成为主流。为了配合其发展的速度，使用的芯片向密度更高、速度更快、尺寸更小、成本更低等方向发展。同时，伴随着当下电子产品功能越来越丰富，扇入型封装结构I/O数量已无法满足产品需求，扇出型(Fan out，FO)封装结构作为晶圆级封装的一种，其针对输入/输出端口(Input/Output，I/O)数量多，集成灵活性高(可实现垂直和水平方向多芯片集成)的主要先进封装工艺，多用于多芯片、厚度超薄封装和三维系统级封装等等。晶圆级扇出型封装(Wafer-level Fan-out package，WLFOP)的出现极大地增加了封装体的I/O数量，契合了芯片多功能化的发展方向。但由于市场需求日益增大，为了突破现有的方式，将PCB板级生产理念结合半导体晶圆级封装方法，打破原有晶圆的尺寸限制，有必要提出一种可以容纳更多I/O数、减小芯片尺寸和厚度、整合更多异质芯片达到封装小型化需求，能够有效降低生产成本，提高生产效率，最终应用于消费性、高速运算和专业性电子产品等应用的封装结构。

为了更进一步的降低成本，使用更大尺寸平板(Panel)作为载板，推出板级扇出型封装(Panel-level Fan-out package，PLFOP)日益受到市场青睐。板级扇出型封装技术的出现，能有效的实现更大面积整体封装，进一步增加封装效率，降低封装成本，拥有更广阔的发展前景。目前，一片300x300mm²硅晶圆大约可以生产600颗IC，若使用板级扇出型封装技术，在500x500 mm²面板上封装IC颗数可高达2600颗，即在500x500mm²面板上扇出型封装的产量将是在300x300mm²晶圆上扇出型封装产量的4倍多，因此可以有效降低成本，增加产品竞争力。板级扇出封装技术具有更低的成本、灵活的设计、良好的电热性能、多样的商业模式以及广阔的应用领域的优势。

板级扇出型封装工艺虽然能有效的实现更大面积整体封装，进一步增加封装效率，降低封装成本，拥有更广阔的发展前景，但在该板级封装工艺键合过程中，键合胶会向两侧外溢形成不规则的形状，不利于后续封装工艺的进行；同时键合胶不规则的外溢行为也在一定程度上限制了封装工艺的有效区域面积。

实用新型内容

为了解决上述技术问题，本实用新型提供一种具有围堰结构的板级封装结构，能够有效减少在板级封装工艺键合过程中键合胶外溢形成不规则形状的问题，方便于后续封装工艺的实施，且能在一定程度上增加封装工艺的有效面积，有效提升键合效率。

为了达到上述目的，本实用新型的技术方案如下：

一种具有围堰结构的板级封装结构，包括：至少两张临时载板，所述临时载板上设有键合胶流动阻挡件，每相邻的两张临时载板呈相对设置并通过所述键合胶流动阻挡件形成阻挡键合胶流动的区域，所述阻挡键合胶流动的区域用于限制键合每相邻的两张临时载板的键合胶在阻挡键合胶流动的区域中流动并形成键合胶层。

本实用新型提供一种具有围堰结构的板级封装结构，能够有效减少在板级封装工艺键合过程中键合胶外溢形成不规则形状的问题，方便于后续封装工艺的实施，且能在一定程度上增加封装工艺的有效面积，有效提升键合效率。