[发明专利]高速电路的芯片互联结构

说明书

本公开是关于一种高速电路的芯片互联结构。芯片互联结构包括PCB板、AC电容、第一芯片、第二芯片、第一盘中孔、第二盘中孔和第三盘中孔。第一盘中孔设置于第一芯片处。第二盘中孔设置于AC电容处。第三盘中孔设置于第二芯片处。其中，第一芯片通过第一盘中孔中的沉铜与底层的走线电连接，进而与AC电容电连接。第二芯片通过第三盘中孔中的沉铜与底层的走线电连接，进而与AC电容电连接。本公开的芯片互联结构中位于第二芯片处的第三盘中孔为通孔，即第三盘中孔中不再因为走线的分布而导致第三盘中孔处存在残桩，进而省去了因为残桩所需要的背钻工艺，进而一方面减少了芯片互联结构的成型工序，另一方面也避免了因背钻工艺导致的成本大幅增加。

技术领域

本公开涉及高速电路技术领域，尤其涉及一种高速电路的芯片互联结构。

背景技术

如果电路板上信号的传播延迟大于一半数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应，这样的电路就是高速电路。高速电路中的芯片互联往往需要用到AC耦合电容，以在高速电路中提供直流偏压和过流的保护，并可以改善噪声容限，使两颗芯片之间能够更好的通信。

在低速电路设计中，AC耦合电容可以等效成理想电容。而在高速电路中，由于寄生电感的存在以及板材造成的阻抗不连续性，实际上AC耦合电容不能看作是理想电容。本领域的技术人员从AC耦合电容的稳定性以及芯片封装方便的角度考虑，将连接的两颗芯片设置在PCB板材的top层，AC耦合电容设置于PCB板材的bottom层，具体的，两颗芯片之间通过三个盘中孔实现电连接，其中，芯片首先通过第一个盘中孔中的沉铜从PCB板材的top层走线到bottom层，然后在bottom层走线到第二个盘中孔中的AC耦合电容处，然后再从PCB板材的bottom层通过第二个盘中孔中的沉铜走到PCB板材的中间层，并在中间层走线到第三个盘中孔中，最后通过第三个盘中孔中的沉铜与另一个芯片连接。

从上述两颗芯片的互联结构可知，在第二个盘中孔中，PCB板材的中间层到top层为stub(即沉铜残桩)；以及在第三个盘中孔中，PCB板材的中间层到bottom层为stub(即沉铜残桩)，stub会影响高速电路中芯片连接信号的完整性，以及容易造成高速信号的反射、散射和延迟等，尤其是stub的长度越长，其对高速电路的影响也就越大，换言之，stub的长度越小，高速电路的信号也就越好；一般来说，以PCB板材的层数N(N≥10)作为标准，当stub的层数低于三层时，其对高速电路的影响是可以容忍的。在上述芯片的连接结构中，第二个盘中孔中的stub层数与第三个盘中孔中的stub层数之和为N-1，这就使得第二个盘中孔和第三个盘中孔中的至少一个stub需要通过背钻工艺来减少长度；但使用背钻工艺一方面增加了芯片的互联结构的成型工序，另一方面背钻工艺成本高昂。

发明内容

本公开提供一种高速电路的芯片互联结构，以解决相关技术中的至少部分问题。

根据本公开的第一方面提出一种高速电路的芯片互联结构，包括PCB板、AC电容、第一芯片和第二芯片；所述PCB板包括顶层、底层和位于所述顶层和底层之间的若干中间层；所述第一芯片和第二芯片设置于所述顶层；所述AC电容设置于所述底层；所述芯片互联结构还包括依次排布于所述PCB板的第一盘中孔、第二盘中孔和第三盘中孔；所述第一盘中孔设置于所述第一芯片处；所述第二盘中孔设置于所述AC电容处；所述第三盘中孔设置于所述第二芯片处；

其中，所述第一芯片通过所述第一盘中孔中的沉铜与所述底层的走线电连接，进而与所述AC电容电连接；

所述第二芯片通过所述第三盘中孔中的沉铜与所述底层的走线电连接，进而与所述AC电容电连接。

可选的，所述芯片互联结构还包括位于所述第二盘中孔和所述第三盘中孔之间的过孔；所述过孔的沉铜通过所述底层的走线与所述第三盘中孔的沉铜电连接

可选的，所述若干中间层包括第一中间层；所述第一中间层与所述顶层之间的间隔不超过一层所述中间层的厚度；所述第二盘中孔的沉铜通过所述第一中间层的走线与所述过孔的沉铜电连接。