[发明专利]半导体互连结构的制备方法

说明书

本发明提供一种半导体互连结构的制备方法，在第一半导体基底的表面形成电性连接的第一金属互连层、在第二半导体基底的表面形成电性连接的第二金属互连层，并于第一金属互连层及第二金属互连层中的至少一个的表面边缘形成键合件，基于键合件提供位于第一金属件与第二金属件之间的连接空间，在进行键合工艺后，采用化学镀形成金属互连件以连接第一金属互连层中的第一金属件与第二金属互连层中的第二金属件，从而可通过化学镀的方式使得第一金属件与第二金属件实现良好的电性互连，制程中第一金属件与第二金属件具有良好的平坦度，且制程所需成本较低，从而可以进行高密度集成封装，实现高效率、低成本、工艺制程易控、适用范围广的半导体互连。

技术领域

本发明涉及半导体领域，特别是涉及一种半导体互连结构的制备方法。

背景技术

在集成电路早期发展中，技术进步的主要驱动力是依靠尺寸微缩。所谓摩尔定律是指集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。换言之，处理器的性能大约每两年翻一倍，同时价格下降为之前的一半。

当单纯依靠尺寸微缩提升芯片性能的空间变小时，则出现了将不同功能的电路集成在一起，依靠尺寸微缩和设计优化两条路提升芯片性能。目前先进封装技术Chiplet（可以理解为“芯粒”）的设计思路，开始将SoC分解成 GPU、CPU、IO 芯片等，然后通过SiP技术将他们集成在一个封装结构内，这是一种非常优异的技术，可根据特定客户的独特需求定制产品。然而Chiplet技术需要更高的互连密度，且需要考量在将这些芯片组装在一起时，如何保持制造流程的高效率问题。因此需要从传统的凸点焊接转向混合键合，现有的混合键合技术虽然具有较高的电流负载能力、小间距、较好的热性能等优势，但其制造成本非常高，且对介面平整度要求较高，工艺应用具有较大的局限性。

因此，提供一种半导体互连结构的制备方法，以提供一种新的金属互连方式，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体互连结构的制备方法，用于解决现有技术中金属互连所面临的应用局限性的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体互连结构的制备方法，包括以下步骤：

提供第一半导体基底，所述第一半导体基底包括第一连接件；

于所述第一半导体基底的表面形成第一金属互连层，所述第一金属互连层包括第一介电层及第一金属件，所述第一金属件贯穿所述第一介电层且与所述第一连接件电连接；

提供第二半导体基底，所述第二半导体基底包括第二连接件；

于所述第二半导体基底的表面形成第二金属互连层，所述第二金属互连层包括第二介电层及第二金属件，所述第二金属件贯穿所述第二介电层且与所述第二连接件电连接；

于所述第一金属互连层及所述第二金属互连层中的至少一个的表面边缘形成键合件；

基于所述键合件将所述第一金属互连层及所述第二金属互连层键合，且键合后的所述第一金属件与所述第二金属件之间具有相对设置的连接空间；

采用化学镀，于所述连接空间处形成金属互连件以连接所述第一金属件与所述第二金属件；

形成底部填充层，填充所述第一金属互连层及所述第二金属互连层之间的间隙。

可选地，键合后，所述第一金属件的中心线与所述第二金属件的中心线相重合。

可选地，键合后，所述第一金属互连层与所述第二金属互连层之间的竖向距离为10μm~50μm。

可选地，所述键合件包括热固型键合件或UV键合件。