[发明专利]半导体装置、逆变器电路、驱动装置、车辆以及升降机

说明书

提供一种浪涌电流耐量提高的半导体装置。实施方式的半导体装置具备晶体管区域和二极管区域。晶体管区域包含具有与第一面相接的第一部分的n型的第一碳化硅区域、p型的第二碳化硅区域、n型的第三碳化硅区域、与第一部分、第二碳化硅区域以及第三碳化硅区域相接的第一电极、与第二面相接的第二电极以及栅极电极。二极管区域包含：具有与第一面相接的第二部分的n型的第一碳化硅区域；p型的第四碳化硅区域；与第二部分以及第四碳化硅区域相接的第一电极；以及第二电极。第四碳化硅区域的每单位面积的占有面积大于第二碳化硅区域的每单位面积的占有面积。另外，第一二极管区域设置在第一晶体管区域与第二晶体管区域之间。

相关申请

本申请在日本专利申请2021-190279(申请日：2021年11月24日)的基础上，从该申请享有优先的利益。本申请通过参照该申请，包含该申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置、逆变器电路、驱动装置、车辆以及升降机。

背景技术

作为下一代的半导体器件用的材料，碳化硅受到期待。碳化硅与硅相比，具有带隙为3倍、破坏电场强度为约10倍、导热率为约3倍这样优异的物性。如果充分利用该特性，则例如能够实现高耐压、低损耗且能够高温工作的MOSFET(Metal Oxide SemiconductorField Effect Transistor：金属氧化物半导体场效应晶体管)。

使用碳化硅的纵型MOSFET具有pn结二极管作为内置二极管。例如，MOSFET被用作与感应性负载连接的开关元件。在该情况下，即使在MOSFET截止时，通过使用内置二极管，也能够流过回流电流。

但是，若使用体二极管并流过回流电流，则存在由于载流子的再结合能量而在碳化硅层中生长出层叠缺陷，MOSFET的导通电阻增大的问题。MOSFET的导通电阻的增大会导致MOSFET的可靠性的降低。例如，通过在MOSFET中设置作为内置二极管而工作的肖特基势垒二极管(SBD：Schottky Barrier Diode)，从而能够抑制碳化硅层中的层叠缺陷的生长。通过在MOSFET中设置SBD作为内置二极管，从而MOSFET的可靠性提高。

有在MOSFET中瞬间超过稳定状态而流过大的浪涌电流的情况。若流过大的浪涌电流，则施加大的浪涌电压而发热，MOSFET破坏。MOSFET所容许的浪涌电流的最大容许峰值电流值(I_FSM)被称为浪涌电流耐量。在设置SBD的MOSFET中，期望提高浪涌电流耐量。

发明内容

本发明所要解决的技术问题在于，提供一种浪涌电流耐量提高的半导体装置。

实施方式的半导体装置具备多个晶体管区域和至少一个二极管区域，所述多个晶体管区域包含：碳化硅层，具有第一面和与所述第一面对置的第二面，所述碳化硅层包含：n型的第一碳化硅区域，具有与所述第一面相接的多个第一部分；p型的第二碳化硅区域，设置于所述第一碳化硅区域与所述第一面之间；和n型的第三碳化硅区域，设置于所述第二碳化硅区域与所述第一面之间；第一电极，与所述多个第一部分、所述第二碳化硅区域以及所述第三碳化硅区域相接；第二电极，与所述第二面相接；栅极电极，与所述第二碳化硅区域对置；以及栅极绝缘层，设置于所述栅极电极与所述第二碳化硅区域之间，所述至少一个二极管区域包含：所述碳化硅层，包含：具有与所述第一面相接的多个第二部分的n型的所述第一碳化硅区域；和设置于所述第一碳化硅区域与所述第一面之间的p型的第四碳化硅区域；所述第一电极，与所述多个第二部分以及所述第四碳化硅区域相接；以及所述第二电极，投影到所述第一面的所述第四碳化硅区域的每单位面积的占有面积，大于投影到所述第一面的所述第二碳化硅区域的所述每单位面积的占有面积，作为所述至少一个二极管区域之一的第一二极管区域设置于作为所述多个晶体管区域之一的第一晶体管区域与作为所述多个晶体管区域之一的第二晶体管区域之间，该第二晶体管区域相对于所述第一晶体管区域设置于与所述第一面平行的第一方向。

根据上述结构，提供浪涌电流耐量提高的半导体装置。