[发明专利]一种半导体器件及其制作方法

说明书

本发明公开了一种半导体器件及其制作方法，属于半导体技术领域。所述制作方法包括：提供一衬底，在所述衬底上形成垫氧化层；在所述衬底内形成多个浅沟槽；在所述浅沟槽底部形成埋层区；在所述浅沟槽内形成第一浅沟槽隔离结构和第二浅沟槽隔离结构，所述第一浅沟槽隔离结构位于半导体器件内，所述第二浅沟槽隔离结构位于相邻所述半导体器件之间；在所述衬底内形成漂移区，且所述漂移区包裹所述第一浅沟槽隔离结构和所述第一浅沟槽隔离结构底部的所述埋层区；在所述衬底内形成阱区；在所述衬底上形成栅极结构；在所述阱区内形成源区；以及在所述漂移区内形成漏区。通过本发明提供的半导体器件及其制作方法，可获得高质量半导体器件。

技术领域

本发明属于半导体技术领域，特别涉及一种半导体器件及其制作方法。

背景技术

集成电源管理电路(Power Management IC，PMIC)是用于电压转换、稳压以及电池管理的集成电路。通过PMIC可以处理电源系统时序，为多种负载供电，管理多个外部电源。其中，横向双扩散金属氧化物半导体场效应晶体管(Lateral double diffusion MOS，LDMOS)可以在开关模式下工作，功耗极低。且LDMOS器件是整个集成电源管理电路的关键。目前，获得高耐压的LDMOS器件成为研究的重点，但在满足高耐压的同时，LDMOS器件的导通电阻也会增加，影响LDMOS器件的性能。

因此，如何获得高耐压以及低导通电阻的半导体器件成为了一个重点研究。

发明内容

本发明的目的在于提供一种半导体器件及其制作方法，通过本发明提供的半导体器件及其制作方法，可提高半导体器件的耐压性，获得高质量的半导体器件。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种半导体器件的制作方法，至少包括以下步骤：

提供一衬底，在所述衬底上形成垫氧化层；

在所述衬底内形成多个浅沟槽；

在所述浅沟槽底部的所述衬底中注入杂质离子，形成埋层区；

在所述浅沟槽内沉积绝缘介质，形成第一浅沟槽隔离结构和多个第二浅沟槽隔离结构，所述第一浅沟槽隔离结构位于半导体器件内，所述第二浅沟槽隔离结构位于相邻所述半导体器件之间；

在所述衬底内形成漂移区，且所述漂移区包裹所述第一浅沟槽隔离结构和所述第一浅沟槽隔离结构底部的所述埋层区；

在所述衬底内形成阱区；

在所述垫氧化层上形成栅极材料层，并刻蚀所述栅极材料层、所述第一浅沟槽隔离结构和所述垫氧化层，形成栅极结构；

在所述阱区内形成源区；以及

在所述漂移区内形成漏区。

在本发明一实施例中，所述埋层区的形成步骤包括：

形成所述浅沟槽后，在所述浅沟槽内壁和底部形成内衬氧化层；以及

以所述内衬氧化层为掩膜，向所述浅沟槽底部的所述衬底内注入所述杂质离子。

在本发明一实施例中，所述杂质离子的注入能量为15keV~30keV。

在本发明一实施例中，所述杂质离子的注入剂量为1x10¹² atoms/cm²~1x10¹⁴ atoms/cm²。

在本发明一实施例中，所述埋层区的底部呈方形或弧形设置。

在本发明一实施例中，所述埋层区包裹的所述浅沟槽的深度，为所述浅沟槽深度的四分之一至二分之一。