[发明专利]一种碳化硅平面式功率MOSFET器件的制造方法

说明书

本发明公开了一种新型碳化硅平面式功率MOSFET器件的制造方法，包括以下步骤：S1：在外延层部分区域形成N‑掺杂区；S2：在外延层上蚀刻出凹槽；S3：在氮化物层对应的外延层内依次形成P‑掺杂区，N+掺杂区和P+掺杂区；S4：在外延层上表面生长闸极氧化层，随后在闸极氧化层上表面沉积闸极多晶硅层；S5：去除部分闸极多晶硅层和闸极氧化层，随后沉积介电质层；S6：在介电质层表面沉积金属层即得MOSFET器件。本发明不仅可以降低接面场效应的电阻R_JFET，且可控制通道浓度在10¹⁷‑10¹⁸cm^‑3之间时，可将载子迁移率提高到80cm²/Vs，为现有组件载子迁移率的4倍以上，降低了通道阻值。

技术领域

本发明属于电子元器件领域，特别涉及一种碳化硅平面式功率MOSFET器件的制造方法。

背景技术

随着全球对节能减碳的要求越来越严格，功率组件也开始广泛的使用起所谓的第三代宽能隙材料。相对于传统的纯硅组件，宽能隙材料能够大幅降低组件的功率损耗，因此被认为是新世纪的半导体主流，而目前最被广泛开发的便是氮化镓(GaN)及碳化硅(SiC)二种材质。

碳化硅本身为一种极性晶体，不同极性面皆可能对电性能（热电性能、铁电性能）、生长性能等特性有所影响。而对于采用碳化硅(SiC)材料做成的平面式功率金属氧化物半导体场效晶体管(MOSFET)而言，通道阻值对整体阻值而言是一个最大的考虑点。现有的平面式SiC MOSFET的通道电流为水平面方向(0001面)，以600V的产品为例，电流流经此水平面(0001面)，通道载子迁移率因为通道极性面的关系而不到基材的10%，使得整体组件不能发挥材料本身的优势，仅仅通道阻值就占了全部阻值Rdson的8成以上。

发明内容

针对现有技术中存在的问题，本发明公开了一种碳化硅平面式功率MOSFET器件的制造方法，不仅可以降低接面场效应的电阻R_JFET，而且可以控制通道浓度在10¹⁷-10¹⁸cm^-3之间，将载子迁移率提高到80cm²/Vs，为现有组件载子迁移率的4倍以上，大大降低了通道阻值。

本发明的上述技术目的是通过以下技术方案得以实现的：

一种碳化硅平面式功率MOSFET器件的制造方法，具体制备步骤如下：

S1：在位于基底表面的外延层上表面沉积氮化物层，之后利用光刻板完成曝光制程，使得氮化物层位于外延层上表面两侧，接着采用离子布值工艺在外延层部分区域形成N-掺杂区；

S2：在900-1000℃高温氯气环境下以湿蚀刻制程的方式在外延层上蚀刻出凹槽，直至凹槽两侧有倾斜面显露出来；

S3：采用三层光刻板和三道离子布值工艺后在氮化物层对应的外延层内依次形成P-掺杂区, N+掺杂区和P+掺杂区；

S4：在1300℃高温氧气环境下，在外延层上表面生长闸极氧化层，随后在闸极氧化层上表面沉积闸极多晶硅层，最后采用化学机械研磨工艺将闸极多晶硅层的表面平坦化；

S5：使用光刻工艺将部分闸极多晶硅层和闸极氧化层去除，随后沉积介电质层，使得介电质层包覆闸极多晶硅层和闸极氧化层，并采用光刻工艺在介电质层两侧开设金属接触孔；

S6：在介电质层表面沉积金属层，且所述金属层通过金属接触孔与P+掺杂区上表面和N+掺杂区部分上表面接触，即得到MOSFET器件。

优选地，所述基底和外延层均为碳化硅材料，且所述外延层为N型外延层，其生长的水平面晶格面向为0001。

优选地，所述步骤S1中，所述N-掺杂区的布值材料为磷，且磷的整体浓度为10¹⁴cm^-2等级。