[发明专利]一种多芯片封装用的导电组件及其制作方法

说明书

本发明公开了一种多芯片封装用的导电组件及其制作方法，包括封装体本体，封装体本体为具有六个表面的方体，封装体本体的前后两端面均安装有若干个呈等距离排布的端面凸起块，封装体本体的两侧面均安装有若干个呈等距离排布的侧面凸起块，封装体本体的上表面对称安装有上表面凸起块一和上表面凸起块二，封装体本体的下表面对称安装有下表面凸起块一和下表面凸起块二，封装体本体的内部对称设置有空间互连线路一和空间互连线路二；本发明可实现多芯片封装，解决现有的多芯片封装中线路设置较为分散的问题，并且可以缩短导电路径，减少对信号传输的影响，具有很好的应用前景。

技术领域

本发明涉及芯片封装技术领域，具体涉及一种多芯片封装用的导电组件及其制作方法。

背景技术

现代电子信息技术飞速发展，电子产品逐渐向小型化、便携化、多功能化方向发展。随着电子产品朝着小型化发展，其封装结构也朝着高密度、高精度、细间距、高可靠、多层化以及高速传输等方向发展。

参照图1，目前，三维集成技术在芯片封装技术领域具有重要意义，利用多芯片堆叠封装工艺将两个或多个芯片进行堆叠封装，并在多个芯片之间形成线路互连，可有效利用封装空间，实现更高的集成度，且将芯片直接互连，互连线长度显著缩短，信号传输得更快且所受干扰更小。但目前的三维集成技术依旧存在很多问题，比如，每堆叠一层芯片，则需要采用TSV、TMV或TGV进行打孔，再通过在孔中电镀沉铜来实现不同层面的芯片之间的互连，多层芯片之间的导电组件的设置较为分散，导电路径长，影响信号的传输，且使得芯片封装工序较为繁杂，增加生产成本，基于此，在此提出一种解决方案。

发明内容

本发明的目的在于提供一种多芯片封装用的导电组件及其制作方法，以期解决背景技术中提出的技术问题。

本发明的目的可以通过以下技术方案实现：

一种多芯片封装用的导电组件，包括封装体本体，封装体本体为具有六个表面的方体，封装体本体的前后两端面均安装有若干个呈等距离排布的端面凸起块，封装体本体的两侧面均安装有若干个呈等距离排布的侧面凸起块，封装体本体的上表面对称安装有上表面凸起块一和上表面凸起块二，封装体本体的下表面对称安装有下表面凸起块一和下表面凸起块二，封装体本体的内部对称设置有空间互连线路一和空间互连线路二，空间互连线路一用于将封装体本体上的上表面凸起块一、侧面凸起块和下表面凸起块一实现电性连接；空间互连线路二用于将封装体本体上的上表面凸起块二、端面凸起块和下表面凸起块二实现电性连接。

作为本发明进一步的方案：空间互连线路一和空间互连线路二结构相同，空间互连线路一由两个呈上下对称设置的连接件组成，连接件由连接线路一和连接线路二电性连接而成，其中一个连接件用于将上表面凸起块一和侧面凸起块实现电性连接；另一个连接件用于将下表面凸起块一和侧面凸起块实现电性连接。

作为本发明进一步的方案：封装体本体的材料为环氧树脂与二氧化硅的机械混合物、ABF或聚酰亚胺中的一种介电材料。

作为本发明进一步的方案：上表面凸起块一、上表面凸起块二、端面凸起块、侧面凸起块、下表面凸起块一和下表面凸起块二均为锡焊料、银焊料或金锡合金焊料中的一种。

作为本发明进一步的方案：封装体本体的上表面和下表面均为正方形结构，封装体本体的前、后、左、右四面均为规格相同的长方形结构。

本发明的有益效果：

本发明提供的多芯片封装用的导电组件，将多个芯片的互连线路集成于具有六个表面的方体封装体本体内，形成空间互连线路，可将封装体本体的至少三个表面实现电性连接，从而只需在该封装体本体的表面对应贴装芯片，即可实现多芯片封装，解决现有的多芯片封装中线路设置较为分散的问题，并且可以缩短导电路径，减少对信号传输的影响，具有很好的应用前景。

附图说明

下面结合附图对本发明作进一步的说明。

图1是本发明现有技术附图；