[发明专利]半导体器件的沟道结构以及制作方法

说明书

本发明提供了一种半导体器件的沟道结构，包括：第一沟道区以及第二沟道区，所述第一沟道区与所述第二沟道区均形成于所述GAA器件的源区和漏区之间；所述第一沟道区形成于衬底的第一区域上；所述第二沟道区形成于所述衬底的第二区域上；所述第一沟道区包括：沿远离所述衬底方向上依次形成的第一沟道层以及若干第二沟道层，各第二沟道层之间以及所述若干第二沟道层与所述第一沟道层之间均不接触；所述第二沟道区包括：形成于所述衬底上的所述第一沟道层。解决了如何利用简洁的工艺制作半导体器件的沟道结构的问题，实现了工艺的简化以及减小器件缺陷的效果。

技术领域

本发明涉及半导体器件领域，尤其涉及一种半导体器件的沟道结构以及制作方法。

背景技术

目前现有的GAA器件包括P型和N型沟道层的混合型沟道层；而这种混合型沟道层的集成方案中，外延时需要制作不同材料的外延层，工艺较为复杂，器件容易出现缺陷，因而，开发一种工艺简洁的新型半导体器件的沟道结构，成为本领域技术人员亟待要解决的技术重点。

发明内容

本发明提供一种半导体器件的沟道结构以及制作方法，以解决混合型沟道层制作工艺复杂以及器件容易出现缺陷的问题。

根据本发明的第一方面，提供了一种半导体器件的沟道结构，包括：第一沟道区以及第二沟道区，所述第一沟道区与所述第二沟道区均形成于所述GAA器件的源区和漏区之间；

所述第一沟道区形成于衬底的第一区域上；所述第二沟道区形成于所述衬底的第二区域上；

所述第一沟道区包括：沿远离所述衬底方向上依次形成的第一沟道层以及若干第二沟道层，各第二沟道层之间以及所述若干第二沟道层与所述第一沟道层之间均不接触；

所述第二沟道区包括：形成于所述衬底上的所述第一沟道层。

可选的，所述第一沟道层的材料是SiGe。

可选的，所述第二沟道层的材料是Si。

可选的，所述第一区域为N型区域，所述第二区域为P型区域。

根据本发明的第二方面，提供了一种半导体器件，包括本发明第一方面任一项所述的半导体器件的沟道结构。

根据本发明第三方面，提供了一种电子设备，包括本发明第二方面所述的半导体器件。

根据本发明的第四方面，提供了.一种半导体器件的沟道结构的制作方法，包括：

提供一衬底；

在所述衬底的第一区域和第二区域上沿远离所述衬底方向上依次外延第一沟道层与堆叠层；所述堆叠层包括间隔堆叠的第二沟道层和牺牲层；

对所述牺牲层进行掺杂以形成掺杂区域；

刻蚀所述第一沟道层和所述堆叠层以在所述第一区域和所述第二区域分别形成沿第一方向排列的若干鳍结构；

形成若干假栅堆叠件；假栅堆叠件形成于每个鳍结构上，且沿第二方向排列，每个所述假栅堆叠件横跨每个所述鳍结构；所述假栅堆叠件包括假栅和内隔离层；

刻蚀所述鳍结构形成刻蚀空腔；

在沿所述第二方向上的所述牺牲层的两侧形成内侧墙；

在所述刻蚀空腔中形成源区和漏区；

形成层间介质层；所述层间介质层形成于所述源区和所述漏区顶端且横跨所述源区和所述漏区，所述源区和所述漏区沿所述第二方向排列；

去除所述假栅；

在所述堆叠层的顶端涂覆光刻胶，曝光并显影所述光刻胶形成图形化光刻胶，以使得所述图形化的光刻胶覆盖所述第一区域的所述堆叠层，而暴露出所述第二区域的所述堆叠层；