[发明专利]半导体存储器件与半导体存储器件的制造方法

说明书

本公开提供了一种半导体存储器件与半导体存储器件的制造方法，半导体存储器件中多个存储单元晶体管垂直堆叠在基板上，各存储单元晶体管包括栅极、源极和漏极；第一导线与多个存储单元晶体管中的源极连接；第二导线与多个存储单元晶体管中的栅极对应连接；多个存储单元晶体管与多个存储单元晶体管中的漏极一一对应连接；其中，多条第一导线与多条第二导线中的一者，在平行于基板的顶表面的第一方向上延伸，且在垂直于基板的顶表面的第二方向上堆叠在基板上，并在远离基板的方向上延伸长度依次减小且电阻相同；多条第一导线与多条第二导线中的另一者在第二方向上垂直地延伸。提升了半导体存储器件的性能。

技术领域

本公开涉及存储器技术领域，具体而言，涉及一种半导体存储器件与半导体存储器件的制造方法。

背景技术

随着科学技术的快速发展，对于半导体存储器件所占单位面积上的数据存储密度的需求的不断增长，促进了具有三维存储单元阵列架构的半导体存储器件的发展，三维存储器结构可使存储器装置中的每一存储器裸片具有更多数目的存储器单元。

随着制备工艺的发展，为了实现更高的存储密度，三维存储器中堆叠的层数也需随之显著增加。然而，随着三维存储器中堆叠的层数的增加，其稳定性随之降低。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开实施例的目的在于提供一种半导体存储器件与半导体存储器件的制造方法，能够提升半导体存储器件的性能。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开实施例的一个方面，提供了一种半导体存储器件，该半导体存储器件包括：

基板；

多个存储单元晶体管，垂直堆叠在所述基板上，各所述存储单元晶体管包括栅极、源极和漏极；

多条第一导线，所述第一导线与所述多个存储单元晶体管中的至少一个的所述源极连接；

多条第二导线，所述第二导线与所述多个存储单元晶体管的至少一个的所述栅极连接；

多个数据存储元件，与所述多个存储单元晶体管中的所述漏极一一对应连接；

其中，所述多条第一导线与所述多条第二导线中的一者，在平行于所述基板的顶表面的第一方向上延伸，且在垂直于所述基板的顶表面的第二方向上堆叠在所述基板上，并在远离所述基板的方向上延伸长度依次减小且电阻相同；所述多条第一导线与所述多条第二导线中的另一者在所述第二方向上垂直地延伸。

在本公开的一种示例性实施例中，沿所述第二方向上堆叠在所述基板上的所述多条第一导线或所述多条第二导线的掺杂浓度不同。

在本公开的一种示例性实施例中，沿所述第二方向上堆叠在所述基板上的所述多条第一导线或所述多条第二导线中，任意两条导线的掺杂浓度比为：

其中，N_A为两条导线中较短导线的掺杂浓度，N_B为两条导线中较长导线的掺杂浓度，K为两条导线中较短导线的长度值，b为两条导线的长度差值。

在本公开的一种示例性实施例中，沿所述第二方向上堆叠在所述基板上的所述多条第一导线或所述多条第二导线掺杂前的基材相同，且垂直于延伸方向的横截面的面积相同。

在本公开的一种示例性实施例中，沿所述第二方向上堆叠在所述基板上的所述多条第一导线或所述多条第二导线中的掺杂元素相同。

在本公开的一种示例性实施例中，所述掺杂元素包括磷和砷中的至少一种。