[发明专利]一种大容量立体堆叠的DDR3芯片

说明书

本发明公开一种大容量立体堆叠的DDR3芯片，属于半导体存储领域，包括多颗DDR3裸芯和TSV；多颗TSV堆叠放置，其两侧分别有相同数量的DDR3裸芯堆叠放置；在水平方向上，每层的DDR3裸芯与同层TSV通过RDL再布线实现同层互连；同层DDR3裸芯与TSV通过molding塑封材料进行包覆，隔绝TSV和DDR3裸芯与外界的接触；所述RDL再布线的底部固定有焊球，用于不同层的互连，最底层的焊球作为芯片的引出端。本发明采用先进封装的技术手段，解决了当前因单颗DDR3芯片位宽较小，需多颗芯片搭配处理器使用，增加系统的体积及重量问题，尺寸小、功耗低、性能稳定。

技术领域

本发明涉及半导体存储技术领域，特别涉及一种大容量立体堆叠的DDR3芯片。

背景技术

DDR3是同步动态随机存取存储器的一种，属于SDRAM家族的内存产品。SDRAM根据始终边沿读取数据的情况分为SDR和DDR，DDR从发展到现在已形成比较成熟的五代，分别是第一代DDR SDRAM，第二代DDR2 SDRAM，第三代DDR3 SDRAM，第四代DDR4 SDRAM，第五代DDR5SDRAM，每代的更新都带来了更高的运行效能与更低的电压。目前DDR3作为成熟的第三代成品，被广泛用于各种嵌入式系统中。

DDR3全称为第三代双倍速率同步动态随机存取存储器，双倍速率是指在时钟信号的上、下沿同时传输数据，是相较于SDR(仅在时钟上升沿传输数据)而言；同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性一次存储，而是自由指定地址进行数据读写。目前主流的DDR3颗粒数据位宽为8位、16位，但一些处理器DDR3控制器的数据位宽有32位、64位、72位等，通过单片DDR3颗粒无法满足处理器要求，需要使用多片DDR3颗粒，在大型系统设计时，需要用到DDR3阵列，大大增加了系统的体积及重量。

发明内容

本发明的目的在于提供一种大容量立体堆叠的DDR3芯片，以解决背景技术中的问题。

为解决上述技术问题，本发明提供了一种大容量立体堆叠的DDR3芯片，包括多颗DDR3裸芯和TSV；

多颗TSV堆叠放置，其两侧分别有相同数量的DDR3裸芯堆叠放置；在水平方向上，每层的DDR3裸芯与同层TSV通过RDL再布线实现同层互连；

同层DDR3裸芯与TSV通过molding塑封材料进行包覆，隔绝TSV和DDR3裸芯与外界的接触；

所述RDL再布线的底部固定有焊球，用于不同层的互连，最底层的焊球作为芯片的引出端。

在一种实施方式中，所述DDR3裸芯的型号为MT41K512M16V91AWC1，所述DDR3裸芯的数量为8，每层DDR3裸芯为2颗，共四层。

在一种实施方式中，每层中的DDR3裸芯含有PAD的一面朝下，与同层中间的TSV进行RDL再布线，通过molding塑封材料进行包覆，底部固定焊球形成一层独立的2片16位DDR3芯片，通过相同的4层垂直方向堆叠，形成2片4倍扩容的64位DDR3芯片。

在一种实施方式中，所述molding塑封材料包覆同层DDR3裸芯与TSV的侧面与顶部，底部露出DDR3裸芯的PAD与TSV的PAD，以用于RDL再布线，最后再进行固定焊球。

在一种实施方式中，所述TSV中布满TSV通孔，用于实现不同层DDR3裸芯的垂直互连，同层DDR3裸芯与TSV通过RDL再布线实现互连，不同层DDR3裸芯通过TSV通孔实现垂直互连，TSV直径为100um，间距为250um，TSV通孔数量为928个。

在一种实施方式中，所述RDL再布线采用中道工艺实现裸芯片的再布线，通过多层RDL再布线将DDR3裸芯与TSV连接，将DDR3裸芯的信号引到TSV上，再通过TSV将所有信号引到最底层焊球，最终实现与外界的互连；所述RDL再布线层为4P4M。