[发明专利]多芯片平铺封装结构在审
| 申请号： | 202210520867.4 | 申请日： | 2022-05-13 |
| 公开（公告）号： | CN114899169A | 公开（公告）日： | 2022-08-12 |
| 发明（设计）人： | 尹小平 | 申请（专利权）人： | 意瑞半导体（上海）有限公司 |
| 主分类号： | H01L23/495 | 分类号： | H01L23/495;H01L23/64;H01L23/31;H01L23/552 |
| 代理公司： | 上海隆天律师事务所 31282 | 代理人： | 万铁占 |
| 地址： | 200241 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 芯片 平铺 封装 结构 | ||
1.一种多芯片平铺封装结构，其特征在于，包括：
引线框架，具有载片区及从所述载片区延伸的引脚；
形成于所述载片区的塑封体，在所述塑封体内封装有位于所述载片区上的半导体电容及至少一个功能芯片，其中所述功能芯片和半导体电容在所述载片区上呈平铺分布。
2.根据权利要求1所述的多芯片平铺封装结构，其特征在于，所述半导体电容的引线及功能芯片的引线均封装于所述塑封体内，并与相应的所述引脚电连接。
3.根据权利要求2所述的多芯片平铺封装结构，其特征在于，在所述功能芯片与半导体电容之间形成有间隙，所述功能芯片和半导体电容中至少一个的引线位于所述间隙内。
4.根据权利要求2所述的多芯片平铺封装结构，其特征在于，所述半导体电容的一个极板与电源引脚之间，以及所述半导体电容的另一个极板与接地引脚之间均通过引线键合进行电连接。
5.根据权利要求2所述的多芯片平铺封装结构，其特征在于，所述功能芯片的电源接入端与电源引脚之间，所述功能芯片的接地端与接地引脚之间均通过引线键合进行电连接。
6.根据权利要求1所述的多芯片平铺封装结构，其特征在于，所述功能芯片和半导体电容在所述载片区上的投影无交叠。
7.根据权利要求1所述的多芯片平铺封装结构，其特征在于，所述引线框架的厚度范围为0.1～1mm。
8.根据权利要求1所述的多芯片平铺封装结构，其特征在于，所述塑封体厚度在0.5mm到3mm之间。
9.根据权利要求1所述的多芯片平铺封装结构，其特征在于，所述引线框架为金属材质。
10.一种磁传感器，其特征在于，形成于权利要求1-9任一项所述的多芯片平铺封装结构，所述功能芯片为磁传感器芯片。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意瑞半导体（上海）有限公司，未经意瑞半导体（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210520867.4/1.html，转载请声明来源钻瓜专利网。
