[发明专利]图形化掩膜层的制备方法和半导体结构的制备方法

说明书

本发明提供一种图形化掩膜层的制备方法和半导体结构的制备方法。图形化掩膜层的制备方法包括：提供基底；于基底的表面形成图形化光阻层，图形化光阻层内具有第一开口，第一开口暴露出基底的表面；于开口内及图形化光阻层的表面形成化学修整涂层；对所得结构进行处理，使部分图形化光阻层与化学修整涂层反应，以形成光阻反应层；显影去除化学修整涂层及光阻反应层，以得到图形化掩膜层，图形化掩膜层内具有第二开口，第二开口暴露出基底的表面。本发明的图形化掩膜层的制备方法不需要刻蚀工艺便能获得图形化掩膜层，因此不会损伤基底，进而不会损伤基底内的源区等结构，可以提升器件性能，降低器件的缺陷数量，提高产品良率。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种图形化掩膜层的制备方法和半导体结构的制备方法。

背景技术

随着半导体技术的发展，半导体结构的制备工艺和制备过程带来的缺陷及缺陷改善方法越来越受到研发和产线的重视，其中关于半导体结构的有源区损伤的研究被重点关注。现有技术制备半导体结构时，很多时候会用到图形化掩膜层，而目前形成所需的图形化掩膜层时经常会用到干法刻蚀工艺，而在使用干法刻蚀工艺得到所需的图形化掩膜层时，容易损伤基底内的有源区，导致缺陷超出上限，产品良率降低。因此亟需一些优良的半导体结构制备方法来改善基底内有源区被制备工艺带来的损伤，获得性能更为优良的半导体结构和器件。

发明内容

为解决上述技术问题，本发明设计了一种图形化掩膜层的制备方法和半导体结构的制备方法，不需要进行刻蚀便能获取所需的结构，不会损伤基底内的有源区，可以降低产品缺陷数量，提高产品良率。

本发明设计了一种图形化掩膜层的制备方法，所述图形化掩膜层的制备方法包括：

提供基底；

于所述基底的表面形成图形化光阻层，所述图形化光阻层内具有第一开口，所述第一开口暴露出所述基底的表面；

于所述开口内及所述图形化光阻层的表面形成化学修整涂层；

对所得结构进行处理，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层；

显影去除所述化学修整涂层及所述光阻反应层，以得到所述图形化掩膜层，所述图形化掩膜层内具有第二开口，所述第二开口暴露出所述基底的表面。

本发明的图形化掩膜层的制备方法，通过在基底表面形成图形化光阻层，图形化光阻层内具有第一开口，在开口内及图形化光阻层的表面形成化学修整涂层，然后使部分图形化光阻层与化学修整涂层反应，再通过显影去除化学修整涂层及光阻反应层，得到图形化掩膜层，即本发明的图形化掩膜层的制备方法不需要刻蚀工艺便能获得图形化掩膜层，因此不会损伤基底，进而不会损伤基底内的源区等结构，可以提升器件性能，降低器件的缺陷数量，提高产品良率。

在其中一个实施例中，所述对所得结构进行处理，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层，包括：

对所得结构进行烘烤，使部分所述图形化光阻层与所述化学修整涂层反应，以形成光阻反应层。

在其中一个实施例中，对所得结构进行烘烤的烘烤温度为50℃～150℃；对所得结构进行烘烤的烘烤时间为1min～3h。

本发明还提供一种半导体结构的制备方法，包括：

提供基底，所述基底内形成有源区；

于所述基底的表面形成图形化光阻层，所述图形化光阻层内具有第一开口，所述第一开口暴露出所述有源区；

基于所述图形化光阻层对所述有源区进行第一离子注入，以于所述有源区内形成阱区；

于所述开口内及所述图形化光阻层的表面形成化学修整涂层；