[发明专利]集成栅控二极管的碳化硅分离栅MOSFET元胞及制备方法

说明书

本发明涉及一种集成栅控二极管的碳化硅分离栅MOSFET元胞及其制备方法，属于功率半导体器件技术领域，本发明的MOSFET采用分离栅的设计，以降低器件的开关损耗；为了解决分离栅结构所带来的栅氧可靠性降低的问题，加入了P型埋层以降低多晶硅边缘栅氧化层的电场强度；加入了N型导流层，将电流从沟道引入到器件的漂移区；为了降低碳化硅MOSFET寄生体二极管的导通压降以降低体二极管的反向恢复电流，在MOSFET的元胞另一边引入了一种基于积累型沟道MOS结构的栅控二极管。本发明采用积累型沟道以充分降低二极管的导通损耗，并且通过刻蚀并填埋金属的做法让源极金属与栅控二极管的多晶硅在侧壁接触，缩小了元胞尺寸。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种集成栅控二极管的碳化硅分离栅MOSFET元胞及其制备方法。

背景技术

宽禁带半导体材料SiC是制备高压电力电子器件的理想材料，相对于Si材料，SiC材料具有击穿电场强度高（4×10⁶V/cm）、载流子饱和漂移速度高(2×10⁷cm/s)、热导率高、热稳定性好等优点，因此特别适合用于大功率、高压、高温和抗辐射的电子器件中。

SiC VDMOS是SiC功率器件中较为常用的一种器件，相对于双极型的器件，由于SiCVDMOS没有电荷存储效应，所以其拥有更好的频率特性以及更低的开关损耗。同时SiC材料的宽禁带使得SiC VDMOS的工作温度可以高达300℃。

但是平面型SiC VDMOS存在两个问题，其一是JFET区的密度较大，引入了较大的密勒电容，增加了器件的动态损耗；其二是寄生的SiC体二极管导通压降太高，并且其为双极型器件，存在较大的反向恢复电流，此外碳化硅BPD缺陷造成的双极退化现象使得该体二极管的导通压降随着使用时间的增长持续升高，因此，SiC VDMOS的体二极管无法直接作为续流二极管使用。

为了解决这两个问题，本发明提出了所述的一种集成栅控二极管的碳化硅分离栅MOSFET元胞。该结构采用分离栅结构，并通过P型埋层屏蔽了多晶硅边缘的电场，在充分降低密勒电容的同时保证了器件的长期可靠性。此外，本发明在MOSFET的另一侧集成了一种栅控二极管，该二极管采用分离栅MOSFET的二极管接法（即源漏短接）形成，通过调节N型导流层的注入剂量和能量可以方便地调节该二极管的导通压降，从而大幅度降低MOSFET体二极管的导通压降，另外，该二极管为单极型器件，无反向恢复电流，可以快速开断，大幅降低开断动态损耗。

发明内容

本发明所要解决的技术问题是针对现有技术存在的问题，针对碳化硅功率半导体的高频开关应用需求，提供了一种集成栅控二极管的碳化硅分离栅MOSFET元胞及其制备方法。

为解决上述技术问题，本发明技术方案如下：

一种集成栅控二极管的碳化硅分离栅MOSFET元胞，包括背面欧姆接触合金1，N型掺杂碳化硅衬底2，N型掺杂碳化硅外延层3，第一P型掺杂井区41，第二P型掺杂井区42，第一N型掺杂源区51，第二N型掺杂源区52，第一P型掺杂源区61，第二P型掺杂源区62，第一P型掺杂埋层71，第二P型掺杂埋层72，第一N型掺杂导流层81，第二N型掺杂导流层82，第一栅氧化层91，第二栅氧化层92，第一多晶硅101，第二多晶硅102，层间介质11，源极金属12；