[发明专利]集成栅控二极管的碳化硅分离栅MOSFET元胞及制备方法

权利要求书

1.一种集成栅控二极管的碳化硅分离栅MOSFET元胞，其特征在于，包括背面欧姆接触合金（1），N型掺杂碳化硅衬底（2），N型掺杂碳化硅外延层（3），第一P型掺杂井区（41），第二P型掺杂井区（42），第一N型掺杂源区（51），第二N型掺杂源区（52），第一P型掺杂源区（61），第二P型掺杂源区（62），第一P型掺杂埋层（71），第二P型掺杂埋层（72），第一N型掺杂导流层（81），第二N型掺杂导流层（82），第一栅氧化层（91），第二栅氧化层（92），第一多晶硅（101），第二多晶硅（102），层间介质（11），源极金属（12）；

所述N型掺杂碳化硅衬底（2）位于所述背面欧姆接触合金（1）的上方；所述N型掺杂碳化硅外延层（3）位于所述N型掺杂碳化硅衬底（2）上方；所述第一P型掺杂源区（61）位于所述N型掺杂碳化硅外延层（3）内左上方；所述第一P型掺杂井区（41）位于所述第一P型掺杂源区（61）的右侧；所述第一N型掺杂源区（51）位于所述第一P型掺杂井区（41）内左上方；所述第一P型掺杂埋层（71）位于所述第一P型掺杂井区（41）的右下方；所述第一N型掺杂导流层（81）位于所述第一P型掺杂埋层（71）的上方；所述第二P型掺杂源区（62）位于所述N型掺杂碳化硅外延层（3）内右上方；所述第二P型掺杂井区（42）位于所述第二P型掺杂源区（62）的左侧；所述第二N型掺杂源区（52）位于所述第二P型掺杂源区（62）的左上方；所述第二P型掺杂埋层（72）位于所述第二P型掺杂井区（42）的左侧；所述第二N型掺杂导流层（82）位于所述第二N型掺杂源区（52）的左侧；所述第一栅氧化层（91）位于所述第一N型掺杂源区（51）、第一P型掺杂井区（41）、第一N型掺杂导流层（81）上方；所述第二栅氧化层（92）位于所述第二N型掺杂导流层（82）、第二N型掺杂源区（52）上方；所述第一多晶硅（101）位于所述第一栅氧化层（91）的上方，并且覆盖所述第一N型掺杂源区（51）、第一P型掺杂井区（41）和第一N型掺杂导流层（81）；所述第二多晶硅（102）位于所述第二栅氧化层（92）的上方，并且覆盖所述第二N型掺杂导流层（82）和第二N型掺杂源区（52）；所述层间介质（11）位于所述第一多晶硅（101）、第一N型掺杂导流层（81）、N型掺杂碳化硅外延（3）、第二N型掺杂导流层（82）、第二多晶硅（102）上方；所述源极金属（12）位于所述第一P型掺杂源区（61）、第一N型掺杂源区（51）、层间介质（11）、第二N型掺杂源区（52）、第二P型掺杂源区（62）上方，并且与所述第二栅氧化层（92）、第二多晶硅（102）和层间介质（11）的右侧面接触。

2.根据权利要求1所述的一种集成栅控二极管的碳化硅分离栅MOSFET元胞，其特征在于：所述N型掺杂碳化硅外延层（3）的掺杂浓度范围为1E15cm^-3 ~ 1E17cm^-3。

3.根据权利要求1所述的一种集成栅控二极管的碳化硅分离栅MOSFET元胞，其特征在于：所述第一P型掺杂埋层（71）右边界不超过所述第一N型掺杂导流层（81）的右边界。

4.根据权利要求1所述的一种集成栅控二极管的碳化硅分离栅MOSFET元胞，其特征在于：所述第二P型掺杂埋层（72）左边界不超过所述第二N型掺杂导流层（82）的左边界。

5.根据权利要求1所述的一种集成栅控二极管的碳化硅分离栅MOSFET元胞，其特征在于：所述第一N型掺杂导流层（81）为P离子注入形成，其掺杂浓度范围为1E15cm^-3~1E19cm^-3，结深范围为0.05um~0.5um。

6.根据权利要求1所述的一种集成栅控二极管的碳化硅分离栅MOSFET元胞，其特征在于：所述第二N型掺杂导流层（82）为P离子注入形成，其掺杂浓度范围为1E15cm^-3~1E19cm^-3，结深范围为0.05um~0.5um。