[发明专利]半导体元件、电子系统及其半导体元件静电放电保护方法

说明书

本公开提供一种半导体元件、一种电子系统以及一种半导体元件的静电放电保护方法。该半导体芯片具有一基底；一操作焊料结构，设置在该基底的一第一表面上以接收一操作信号；一检测焊料结构，设置在该基底的该第一表面上以接收一芯片连接信号；以及一半导体芯片，设置在该基底的一第二表面上。该半导体芯片具有一操作电性接触点，耦接到该操作焊料结构；一检测电性接触点，耦接到该检测焊料结构；一静电放电保护单元，耦接到该操作电性接触点；以及一逻辑电路，耦接到该检测电性接触点以依据该芯片连接信号而调整该静电放电保护单元的电容值。

交叉引用

本申请案主张2021年8月6日申请的美国正式申请案第17/396,275号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

技术领域

本公开涉及一种半导体元件。特别涉及一种具有可调整电容值的多个静电放电保护单元的半导体元件。

背景技术

当两个带有不同电荷的物体相互接触时，就会发生静电放电(ESD)。举例来说，当一半导体芯片的一垫片(pad)接触一带电荷物体时，例如人体或一电路板，则会发生一静电放电事件。在此例中，该半导体芯片的该垫片上将会感应到一剧烈放电电流，以便将累积在该半导体芯片中或是该带电荷物体中的电荷进行放电。为了保护在该半导体芯片中的该等元件被该剧烈且密集的放电电流所损伤，所以静电放电保护电路通常附加到该半导体芯片的该等垫片。

然而，静电放电保护电路通常包括多个电容元件，其可能造成由该等垫片所接收到的多个信号失真。举例来说，因为一信号必须对该等电容元件进行充电或放电，所以将会延伸该信号的一上升时间以及一下降时间。再者，当该等信号具有较高频率时，辨别由该等信号所传送的数据则变得更加困难。此外，在一多芯片元件中，例如包括多个堆叠动态随机存取存储器(DRAM)芯片的一存储器元件，不同排序的该等芯片可相互耦接以接收相同信号且并联操作。在此例中，那些信号必须将在耦接在一起的所有该等芯片中的该等电容元件进行充电或放电，借此使该等信号的品质更加恶化。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，包括一基底、一操作焊料结构、一检测焊料结构以及一第一半导体芯片。该操作焊料结构设置在该基底的一第一表面上，且经配置以接收一操作信号。该检测焊料结构，设置在该基底的该第一表面上，且经配置以接收一芯片连接信号。该第一半导体芯片设置在该基底的一第二表面上，并包括一第一操作电性接触点、一第一检测电性接触点、一第一检测电性接触点、一第一静电放电保护单元以及一第一逻辑电路。该第一操作电性接触点经由该基底而耦接到该操作焊料结构。该第一检测电性接触点经由该基底而耦接到该检测焊料结构。该第一静电放电保护单元耦接到该第一操作电性接触点。该第一逻辑电路耦接到该第一检测电性接触点，并经配置以依据该第一芯片连接信号而调整该第一静电放电保护单元的电容值。

在一些实施例中，该第一半导体芯片还包括一存储器电路，经配置以依据至少该操作信号而执行多个操作。

在一些实施例中，该第一静电放电保护单元包括一第一静电放电保护元件，耦接在该第一操作电性接触点与一电压端子之间；一第二静电放电保护元件；以及一控制电路，与该第二静电放电保护元件串联而耦接在该第一操作电性接触点与该电压端子之间。该电压端子耦接到一接地或是一电源电压。

在一些实施例中，该控制电路包括一开关，而该第一逻辑电路经配置以开启或关闭该开关，进而调整该第一静电放电保护单元的电容值。

在一些实施例中，该控制电路包括一熔丝，而该第一逻辑电路经配置以熔断该熔丝，进而降低该第一静电放电保护单元的电容值。