[发明专利]堆叠半导体芯片及其制备方法、混合材料、电子设备

说明书

本申请提供一种堆叠半导体芯片及其制备方法、混合材料、电子设备。该堆叠半导体芯片的制备方法包括：提供至少两层晶圆；其中，至少一层晶圆上具有贯通孔；将至少两层晶圆设置于网格上；将流体介质和导电颗粒注入贯通孔中，以通过流体介质的重力作用压实导电颗粒；其中，导电颗粒留置于贯通孔内团聚形成导体，流体介质自网格流出。该制备方法不仅过程简单便捷，且能够提高导电颗粒在贯通孔内的密度，以使制备得到的导体的导电性能较佳。

技术领域

本发明涉及半导体技术领域，尤其涉及一种堆叠半导体芯片及其制备方法、混合材料、电子设备。

背景技术

在3D-IC(三维集成电路)制造过程中，硅通孔(Through-Silicon Via，简称TSV)技术逐渐成为不可或缺的一环。它相比于传统晶圆堆叠以及外接引线键合具有更强的空间利用率。

在整个TSV技术发展环节中，一般是在晶圆的贯通孔中填充铜金属，以在贯通孔中形成导体，实现晶圆间的互联。但铜金属不适合于高温环境的使用，且一般采用溅射或电镀等工艺进行铜金属的填充，过程较为繁琐。而石墨烯作为一种新型的材料，其衍生物包括碳纳米管(CNT)在内等十余种物质，凭借优异的导电、导热性能被大面积应用于各类半导体研究领域，被视为半导体未来的希望。

然而，由于石墨烯/CNT等物质本身密度小，质量轻的性质，难以将石墨烯及其衍生物充分并致密地填充进入贯通孔中，使得形成的导体致密性较差。

发明内容

本申请提供的堆叠半导体芯片及其制备方法、混合材料、电子设备，旨在解决贯通孔中导体致密性较差的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种堆叠半导体芯片的制备方法。该方法包括：提供至少两层晶圆；其中，至少一层所述晶圆上具有贯通孔；将所述至少两层晶圆设置于网格上；将流体介质和导电颗粒注入所述贯通孔中，以通过所述流体介质的重力作用压实所述导电颗粒；其中，所述导电颗粒留置于所述贯通孔内团聚形成导体，所述流体介质自所述网格流出。

其中，所述将流体介质和导电颗粒注入所述贯通孔中的步骤，包括：将流体介质和导电颗粒的混合材料注入所述贯通孔中。

其中，所述导电颗粒包括石墨烯和/或碳纳米管；所述石墨烯和/或碳纳米管的颗粒大小为20nm～200um。

其中，所述将流体介质和导电颗粒的混合材料注入所述贯通孔中的步骤之前，包括：按预设比例将所述流体介质与所述石墨烯和/或碳纳米管混合，进而得到所述混合材料。

其中，所述导电颗粒进一步包括团聚体；所述将流体介质和导电颗粒的混合材料注入所述贯通孔中的步骤，包括：按照预设比例将所述流体介质、所述石墨烯和/或碳纳米管以及所述团聚体混合，进而得到所述混合材料。

其中，所述流体介质、所述石墨烯和/或碳纳米管以及所述团聚体的比例为(4.0～5.5)：(1.5～3.5)：1。

其中，所述将流体介质和导电颗粒的混合材料注入所述贯通孔中的步骤之后，还包括：采用清洗试剂清洗所述贯通孔内的流体介质，并返回执行所述将流体介质和导电颗粒混合并注入所述贯通孔中，直至形成所述导体。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种堆叠半导体芯片。该堆叠半导体芯片包括：层叠设置的至少两层晶粒；所述至少两层晶粒中的至少一层所述晶粒具有贯通孔；其中，所述晶粒由晶圆切割得到；若干导电颗粒，置于所述贯通孔内并团聚成导体，以将所述至少两层晶粒电连通；其中，所述导电颗粒与流体介质形成混合材料，所述混合材料注入所述贯通孔，在所述至少两层晶圆下方的网格的作用下，将所述导电颗粒留置于所述贯通孔内，而将所述流体介质流出。

其中，所述导电颗粒的粒径大小为20nm～1mm；和/或所述导电颗粒的密度为6.5～8.5g/cm³。