[发明专利]堆叠半导体芯片及其制备方法、贯通孔的修复方法

说明书

本申请提供一种堆叠半导体芯片及其制备方法、贯通孔的修复方法。该堆叠半导体芯片包括：层叠设置的至少两层晶粒、修复层以及导体；其中，至少两层晶粒中的至少一层晶粒具有贯通孔；修复层粘附于贯通孔的内侧壁以平整化内侧壁，修复层包括物理团聚而成的导电颗粒；导体形成于贯通孔的修复层之外的空间内，以将至少两层晶粒电连通。该堆叠半导体芯片的导电性能较好。

技术领域

本发明涉及半导体技术领域，尤其涉及一种堆叠半导体芯片及其制备方法、贯通孔的修复方法。

背景技术

在3D-IC(三维集成电路)制造过程中，硅通孔(Through-Silicon Via，简称TSV)技术逐渐成为不可或缺的一环。它相比于传统晶圆堆叠以及外接引线键合具有更强的空间利用率。

TSV技术的核心就是加工贯通孔。目前，贯通孔加工技术主要包括干法蚀刻、湿法腐蚀、激光钻孔以及光辅助电化学蚀刻四种。其中，激光钻孔和深反应刻蚀是目前的主流工艺。然而，现有贯通孔的加工工艺会在贯通孔的内侧壁上留下扇贝状的起伏等缺陷，进而影响贯通孔内金属的填充和TSV的导电性能。

发明内容

本申请提供的堆叠半导体芯片及其制备方法、贯通孔的修复方法，旨在解决现有贯通孔的加工工艺会在贯通孔的内侧壁上留下扇贝状的起伏等缺陷，进而影响贯通孔内金属的填充和TSV的导电性能的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种堆叠半导体芯片。该堆叠半导体芯片包括：层叠设置的至少两层晶粒、修复层以及导体；其中，所述至少两层晶粒中的至少一层所述晶粒具有贯通孔；修复层粘附于所述贯通孔的内侧壁以平整化所述内侧壁，所述修复层包括物理团聚而成的导电颗粒；导体形成于所述贯通孔的所述修复层之外的空间内，以将所述至少两层晶粒电连通。

其中，所述修复层的材质包括混合在一起的粘接剂和所述导电颗粒。

其中，所述导电颗粒包括银纳米颗粒和/或金属颗粒。

其中，所述导电颗粒包括所述银纳米颗粒和所述金属颗粒；且所述粘接剂、所述银纳米颗粒以及所述金属颗粒的比例为1：1：(9-11)。

其中，所述粘接剂、所述银纳米颗粒以及所述金属颗粒的比例为1：1：10。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种芯片堆叠半导体芯片的制备方法。该方法包括：提供至少两层晶圆；其中，至少一层所述晶圆上具有贯通孔；在所述贯通孔的内侧壁上粘附修复层，以平整化所述内侧壁；在所述贯通孔的所述修复层之外的空间内形成导体。

其中，所述在所述贯通孔的内侧壁上粘附修复层的步骤包括：使混合有导电颗粒的流体流经所述贯通孔的内侧壁，以使至少部分所述导电颗粒吸附于所述贯通孔的内侧壁；对吸附于所述贯通孔的内侧壁上的所述导电颗粒进行固化，以形成修复层。

其中，所述导电颗粒包括银纳米颗粒和/或金属颗粒。

其中，所述流体内混合有粘接剂和流体介质；所述导电颗粒包括所述银纳米颗粒和所述金属颗粒；且所述粘接剂、所述银纳米颗粒、所述金属颗粒以及所述流体介质的比例为1：1：(9-11)：(9-11)。

为解决上述技术问题，本申请采用的又一个技术方案是：提供一种贯通孔的修复方法。该方法包括：提供一半导体片材，所述半导体片材上具有贯通孔；使混合有导电颗粒的流体流经所述贯通孔的内侧壁，以使至少部分所述导电颗粒吸附于所述贯通孔的内侧壁；对吸附于所述贯通孔的内侧壁上的所述导电颗粒进行固化，以形成修复层。