[发明专利]制造半导体元件的方法

说明书

在制造半导体元件的方法中，形成包括牺牲栅电极的牺牲栅极结构在基板上。形成第一介电层在牺牲栅极结构上。形成第二介电层在第一介电层上。平坦化并凹陷第二和第一介电层，并且牺牲栅极结构的上部暴露。形成第三介电层在暴露的牺牲栅极结构上和第一介电层上。形成第四介电层在第三介电层上。平坦化第四和第三介电层，并且牺牲栅电极暴露，并且部分第三介电层保留在凹陷的第一介电层上。凹陷第一介电层包括第一蚀刻操作和使用与第一蚀刻操作不同的蚀刻剂的第二蚀刻操作。

技术领域

本揭示内容是关于一种制造半导体元件的方法。

背景技术

随着半导体工业发展到纳米技术制程节点以追求更高的元件密度、更高的性能和更低的成本，来自制造和设计问题的挑战引发三维设计的发展，例如多栅极场效晶体管(field effect transistor；FET)，包括鳍式场效晶体管(FinFET)和栅极环绕(gate-all-around；GAA)场效晶体管。在FinFET中，栅电极与通道区域的三个侧表面相邻，栅介电层介于其间。FinFET的栅电极包括透过栅极置换技术形成的一或多层金属材料。

发明内容

本揭示内容提供一种制造半导体元件的方法，包含以下操作。形成牺牲栅极结构在基板上方，牺牲栅极结构包括牺牲栅电极。形成第一介电层在牺牲栅极结构上方。形成第二介电层在第一介电层上方。平坦化第二介电层和第一介电层。凹陷第二介电层和第一介电层，使得牺牲栅极结构的上部暴露，而牺牲栅极结构的下部嵌入第一介电层中。形成第三介电层在暴露的牺牲栅极结构上方和第一介电层上方。形成第四介电层在第三介电层上方。平坦化第四介电层和第三介电层，使得牺牲栅电极暴露并且部分的第三介电层保留在凹陷的第一介电层上，其中凹陷第一介电层包括第一蚀刻操作和使用与第一蚀刻操作不同的蚀刻剂的第二蚀刻操作。

本揭示内容提供一种制造半导体元件的方法，包含以下操作。形成多个牺牲栅极结构和第一介电层在基板上方，其中各个牺牲栅极结构包括牺牲栅电极，此些牺牲栅极结构嵌入第一介电层中，并且各个牺牲栅极结构的上表面自第一介电层暴露出。部分去除第一介电层。形成第二介电层在部分去除的第一介电层上方。自各个牺牲栅极结构去除牺牲栅电极，从而形成多个栅极空间。形成多个栅电极结构在此些栅极空间中，其中部分去除第一介电层之后，部分去除的第一介电层在相邻的两个牺牲栅极结构之间的峰谷距离为1nm至10nm。

本揭示内容提供一种制造半导体元件的方法，包含以下操作。形成多个牺牲栅极结构和第一介电层在基板上方，其中各个牺牲栅极结构包括牺牲栅电极、牺牲栅介电层、设置在牺牲栅电极的多个相对侧面上的多个第一栅极侧壁间隔物和设置在此些第一栅极侧壁间隔物上的多个第二栅极侧壁间隔物，此些牺牲栅极结构嵌入第一介电层中，并且各个牺牲栅极结构的上表面自第一介电层暴露出。部分去除第一介电层。形成第二介电层在部分去除的第一介电层上方。自各个牺牲栅极结构部分去除牺牲栅电极。部分去除此些第二栅极侧壁间隔物。完全去除剩余牺牲栅电极。去除牺牲栅介电层，从而形成栅极空间。形成栅电极结构在栅极空间中。

附图说明

当结合随附附图阅读时，从以下详细描述可很好地理解本揭示的态样。需注意的是，根据行业中的标准实务，各特征并未按比例绘制。事实上，出于论述清晰的目的，可任意增加或减少各特征的尺寸。

图1示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；

图2示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；

图3示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；

图4示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；

图5示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；

图6示出根据本揭示一实施例的制造半导体元件的循序制程的阶段之一；