[发明专利]具有TSV内联机的芯片堆栈封装结构及其制造方法

说明书

本发明公开的一种具有TSV内联机的芯片堆栈封装结构及其制造方法，封装结构包括扇出型封装，所述扇出型封装的相对第一面和第二面分别设有突出接点，所述扇出型封装通过所述突出接点的电性连接进行堆栈；所述扇出型封装内沿所述第一面及所述第二面并列封装有内存芯片以及带TSV的中介层芯片，所述内存芯片和所述中介层芯片通过沿所述第一面及所述第二面设置的再分配层互连。本发明封装结构中采用内有TSV的中介层芯片，芯片是垂直堆栈，所以芯片大小几乎接近封装体大小，TSV可以做到细微的间距小到30～40微米，所以TSV占的芯片空间比其它(间距大于50微米)内联机技术小。

技术领域

本发明属于半导体封装领域，尤其涉及一种具有TSV内联机的芯片堆栈封装结构及其制造方法。

背景技术

目前芯片堆栈封装，大部分用于增加内存容量。主要的堆栈封装的内联机有三种：打线、通过硅通孔(TSV，through silicon via)、及垂直内联机(vertical interconnect)。打线是较普遍使用的技术，制程容易，成本低，缺点是芯片太大时，放不进封装体内，因为要保留一定的空间打线。垂直内联机，虽然比打线封装可放较大的芯片(比TSV小)，封装体也较薄，不过制程复杂困难，成本高，目前尚未量产。通过硅通孔(TSV)的技术，可以做到垂直堆栈，允许摆放较大的芯片，封装体较薄，量产用在高阶应用。但是，并非所有芯片都可以用通过硅通孔(TSV)的技术，有一些芯片的接垫(PAD)下面有复杂高密度的电路结构，没有空间设计TSV，芯片尺寸大，堆栈后不能用打线或垂直内联机的内联机技术。

因此，亟需一种新的封装结构，能够兼顾制程简单以及封装体轻薄的需求。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提供了一种具有TSV内联机的芯片堆栈封装结构以及用于该封装结构的制造方法，该封装结构可以达到轻薄短小的需求，适用于携带或穿戴式装置，而且制程简单，适于量产。

本发明采用的技术方案为：

一种具有TSV内联机的芯片堆栈封装结构，其包括扇出型封装，所述扇出型封装的相对第一面和第二面分别设有突出接点，所述扇出型封装通过所述突出接点的电性连接进行堆栈；所述扇出型封装内沿所述第一面及所述第二面并列封装有内存芯片以及带TSV的中介层芯片，所述内存芯片和所述中介层芯片通过沿所述第一面及所述第二面设置的再分配层互连。

可选地，所述中介层芯片的上表面TSV接点设有第一金属凸块，下表面TSV接点设有第二金属凸块。

可选地，所述内存芯片的上表面接点设有第三金属凸块。

可选地，所述内存芯片的下表面设有DAF膜。

可选地，所述第一金属凸块、所述第二金属凸块及所述第三金属凸块与所述再分配层电性连接。

可选地，所述内存芯片和所述中介层芯片上压模灌树脂进行封装，所述第一金属凸块和所述第三金属凸块露出树脂表面。

可选地，所述第一金属凸块和所述第三金属凸块为铜凸块，所述第二金属凸块为锡铜凸块。

可选地，所述封装结构还包括基板，所述扇出型封装逐层堆栈于所述基板上，所述基板背面设有锡球。

可选地，堆栈于所述基板上的扇出型封装外压模灌树脂进行封装。

一种用于制造如上所述的具有TSV内联机的芯片堆栈封装结构的制造方法，所述制造方法包括：

在载具上制作第一面突出接点及底部再分配层；

在所述再分配层上并列封装内存芯片和带TSV的中介层芯片，在所述内存芯片和所述中介层芯片的封装上制作顶部再分配层，使所述内存芯片和所述中介层芯片通过所述再分配层进行互连；

在顶部再分配层上制作第二面突出接点；