[发明专利]半导体结构的制作方法及半导体结构

说明书

本公开提供一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括：提供衬底；在衬底上形成至少一个器件组，器件组包括源极、漏极、多个栅极以及有源层，其中，源极与有源层的源区接触，漏极与有源层的漏区接触，多个栅极位于源极和漏极之间，并位于有源层的至少一侧。本公开提供的制作方法，通过在衬底上形成源极、漏极、多个栅极和有源层，且多个栅极位于源极和漏极之间并位于有源层的至少一侧，使得多个栅极以“串联”或“并联”的方式设置在源极和漏极之间，进而能够通过多个栅极控制同一组源极和漏极之间电流的导通和断开，实现“与”、“或”等逻辑电路的基础上，减少接触点，增加了集成度。

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。

背景技术

目前，用于逻辑电路的半导体结构简单，功能单一，使得实现“与”、“或”等逻辑功能时，需要用到更多的半导体器件，且接触点较多，影响芯片的制作效率。

发明内容

以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开提供一种半导体结构的制作方法及半导体结构。

本公开的第一方面提供一种半导体结构的制作方法，所述半导体结构的制作方法包括：

提供衬底；

在所述衬底上形成至少一个器件组，所述器件组包括源极、漏极、多个栅极以及有源层，其中，所述源极与所述有源层的源区接触，所述漏极与所述有源层的漏区接触，所述多个栅极位于所述源极和所述漏极之间，并位于所述有源层的至少一侧。

在一些实施例中，所述在所述衬底上形成至少一个器件组包括：

在所述衬底的第一区域形成所述多个栅极；

形成第一栅介质层，所述第一栅介质层覆盖所述多个栅极以及所述衬底暴露的表面；

在所述第一栅介质层上形成源极和漏极；

形成有源层，所述有源层覆盖所述源极、所述漏极以及所述第一栅介质层暴露的表面。

在一些实施例中，所述多个栅极沿第一方向排布，形成的所述器件组包括或门电路，所述在所述第一栅介质层上形成源极和漏极，包括：

在所述第一栅介质层的第二区域形成源极，并在所述第一栅介质层的第三区域形成漏极，所述第二区域位于所述第一区域的第二方向的一侧，所述第三区域位于所述第一区域的第二方向的另一侧，所述第二方向与所述第一方向垂直且与所述衬底的顶面平行。

在一些实施例中，所述多个栅极沿第一方向排布，形成的所述器件组包括与门电路，所述在所述第一栅介质层上形成源极和漏极，包括：

在所述第一栅介质层的第二区域形成源极，并在所述第一栅介质层的第三区域形成漏极，所述第二区域位于所述第一区域的第一方向的一侧，所述第三区域位于所述第一区域的第一方向的另一侧。

在一些实施例中，在所述第一栅介质层上形成源极和漏极，包括：

在所述第一栅介质层上形成第一金属材料层；

平坦化所述第一金属材料层，并暴露出所述第一栅介质层中与所述第一区域对应的部分，保留的所述第一金属材料层构成所述源极和所述漏极。

在一些实施例中，所述多个栅极包括第一栅极和第二栅极，形成的所述器件组包括或门电路，所述在所述衬底上形成至少一个器件组，包括：

在所述衬底的第四区域形成第一栅极；

形成第一栅介质层，所述第一栅介质层覆盖所述第一栅极以及所述衬底暴露的表面；