[发明专利]一种碳化硅和硅异质结低功耗IGBT

说明书

本发明涉及一种碳化硅和硅异质结低功耗IGBT，其包括集电极结构；所述集电极结构为多层结构，其由底层至顶层依次为P+集电极、位于P+集电极上方的N+缓冲层B、位于N+缓冲层B上方的N+缓冲层A、位于N+缓冲层A上方的N漂移区、位于漂移区的上方的表面结构；所述P+集电极、N+缓冲层B均使用硅材料制成，所述N+缓冲层A、N漂移区、表面结构均使用碳化硅材料制成。设计N+缓冲层A以上的部分由碳化硅制成，N+缓冲层B及以下的部分由硅材料制成，这样，漂移区部分利用碳化硅的高击穿电压特性，集电极部分利用硅材料的高注入效率，缓冲层利用异质结界面缺陷加快载流子复合，使得IGBT具有超低的导通和关断损耗。

技术领域

本发明涉及功率半导体领域，具体涉及一种碳化硅和硅异质结低功耗IGBT。

背景技术

近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。绝缘栅双极晶体管（IGBT）凭借着栅极易驱动、输入阻抗高、电流密度大、饱和压降低等优点，已经成为了中高功率范围内的主流功率开关器件之一。

但是作为双极型器件，其开关速度与单极型器件相比要慢一些，这就带来额外的开关损耗，特别是由拖尾电流带来的关断损耗，是IGBT器件损耗的主要来源之一。

发明内容

为解决上述问题，本发明提出了一种碳化硅和硅异质结低功耗IGBT。

本发明的技术方案：

一种碳化硅和硅异质结低功耗IGBT，其包括集电极结构；所述集电极结构为多层结构，其由底层至顶层依次为P+集电极、位于P+集电极上方的N+缓冲层B、位于N+缓冲层B上方的N+缓冲层A、位于N+缓冲层A上方的N漂移区、位于漂移区的上方的表面结构。

所述P+集电极、N+缓冲层B均使用硅材料制成，所述N+缓冲层A、N漂移区、表面结构均使用碳化硅材料制成。

所述表面结构包括若干P型基区，所有P型基区均内嵌设置在N漂移区顶部，相邻P型基区之间形成一个JFET区，每个P型基区上均设置有两个N+发射极区、一个P+发射极区，其中，N+发射极区靠近P型基区边缘，P+发射极区2位于两个N+发射极区之间，每个JFET区上方设置有栅极；所述表面结构还包括设置在JFET区、栅极、N+发射极区、P+发射极区上方的顶部发射极。

所述P+发射极区为深扩散，其深度小于P型基区。

本发明优点是，设计合理，构思巧妙，设计N+缓冲层A以上的部分由碳化硅制成，N+缓冲层B及以下的部分由硅材料制成，这样，漂移区部分利用碳化硅的高击穿电压特性，集电极部分利用硅材料的高注入效率，缓冲层利用异质结界面缺陷加快载流子复合，使得IGBT具有超低的导通和关断损耗。

附图说明

图1是集电极结构示意图。

图中 P+集电极9，N+缓冲层B 8，N+缓冲层A 7，N漂移区6，表面结构5、P基区51、N+发射极区53、P+发射极区54、发射极55、JFET区、栅极57。

具体实施方式

如图所示，一种碳化硅和硅异质结低功耗IGBT，其包括集电极结构；所述集电极结构为多层结构，其由底层至顶层依次为P+集电极9、位于P+集电极9上方的N+缓冲层B 8、位于N+缓冲层B 8上方的N+缓冲层A 7、位于N+缓冲层A 7上方的N漂移区6、位于漂移区6的上方的表面结构5；所述P+集电极9、N+缓冲层B 8均使用硅材料制成，所述N+缓冲层A 7、N漂移区6、表面结构5均使用碳化硅材料制成。