[发明专利]半导体结构及其形成方法

说明书

本申请提供一种半导体结构及其形成方法，半导体结构的形成方法包括：依序形成外延层及半导体层在基板上。形成沟槽在外延层及半导体层中。顺应性地形成第一介电层在沟槽中。形成第一导电层在第一介电层上。移除第一介电层的第一部分，以暴露第一导电层的侧表面且使第一介电层的第二部分覆盖半导体层的侧表面。移除第一介电层的第二部分，以暴露该半导体层的侧表面，使得第一介电层具有阶梯部分。形成第二介电层在经暴露的半导体层的侧表面、第一介电层的阶梯部分及第一导电层上。形成第二导电层于第二介电层上。

技术领域

本申请是关于半导体结构及其形成方法，特别是关于具有阶梯部分的介电层的半导体结构及其形成方法。

背景技术

一般而言，金属氧化物半导体场效电晶体(metal oxide semiconductor fieldeffect transistor，MOSFET)具有各种形式，诸如包括沟槽结构的沟槽式MOSFET。而沟槽式MOSFET即因为具有沟槽结构，而能降低元件间距(device pitch)及栅极-漏极间电容(Cgd)，可以有效降低导通电阻(Ron)与开关损耗(switching loss)。

沟槽式MOSFET更发展出遮蔽栅极沟槽式(shielded gate trench，SGT)MOSFET，以在SGT-MOSFET中设置称为遮蔽电极(shield electrode)的源极电极于栅极电极的下方，而前述遮蔽电极能够作为场板(field plate)来调整电场的分布。然而，不同的遮蔽电极的设置形式会导致不同的电场分布的态样，但是仍然无法显著降低电场的最大值，故而难以显著提升半导体结构的崩溃电压。

是以，虽然现存的半导体结构及其形成方法已逐步满足它们既定的用途，但它们仍未在各方面皆彻底的符合要求。因此，关于进一步加工后可作为SGT-MOSFET的半导体结构及其形成方法仍有一些问题需要克服。

发明内容

鉴于前述问题，本申请通过设置具有不同厚度的介电层，举例而言：在剖面图观察时具有阶梯部分的介电层，调整从基板下方的漏极区至漂移区之间的电场分布，使得电场分布均匀，进而提升后续形成的SGT-MOSFET的崩溃电压。此外，本申请通过设置包括阶梯部分及突出部分的第二导电层作为栅极电极，来调整栅极电极与栅极电极下方的遮蔽电极之间的相对位置，进而降低电场最大值，使得电场分布更为均匀。据此，能更提升后续形成的SGT-MOSFET的崩溃电压。

根据一些实施例，提供半导体结构的形成方法。半导体结构的形成方法包括：依序形成外延层及半导体层在基板上。形成沟槽在外延层及半导体层中。顺应性地形成第一介电层在沟槽中。形成第一导电层在第一介电层上。移除第一介电层的第一部分，以暴露第一导电层的侧表面且使第一介电层的第二部分覆盖半导体层的侧表面。移除第一介电层的第二部分，以暴露半导体层的侧表面，使得第一介电层具有阶梯部分。形成第二介电层在经暴露的半导体层的侧表面、第一介电层的阶梯部分及第一导电层上。形成第二导电层于第二介电层上。

根据一些实施例，提供半导体结构。半导体结构包括：基板、外延层、第一介电层、第一导电层、第二介电层及第二导电层。基板具有第一导电型态。外延层具有第一导电型态。外延层设置在基板上。半导体层具有不同于第一导电型态的第二导电型态。半导体层设置在外延层上。外延层与半导体层包括沟槽。第一介电层设置在沟槽中。第一介电层具有与沟槽的侧表面接触的阶梯部分。第一导电层设置在第一介电层上。第二介电层设置在第一导电层的阶梯部分的顶表面与侧表面及第一导电层的顶表面与侧表面上。第二导电层设置在第二介电层上。

本申请的半导体结构可应用于多种类型的半导体装置，为让本申请的部件及优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下。

附图说明