[发明专利]用于自动识别半导体装置中基于缺陷的测试覆盖间隙的系统及方法

权利要求书

1.一种系统，其包括：

控制器，其经通信地耦合到一或多个半导体制造子系统及一或多个测试工具子系统，所述控制器包含经配置以执行程序指令的一或多个处理器，所述程序指令使所述一或多个处理器：

基于由所述一或多个半导体制造子系统获取的一或多个半导体装置的表征测量经由表征子系统确定所述一或多个半导体装置上的多个明显致命缺陷，其中所述一或多个半导体装置包含多个半导体裸片；

基于由所述一或多个测试工具子系统获取的测试测量经由测试子系统确定通过多个测试中的至少一个测试的所述多个半导体裸片中的至少一个半导体裸片；

经由关联子系统使所述表征测量与所述测试测量关联以确定通过所述多个测试中的所述至少一个测试的所述多个半导体裸片中的所述至少一个半导体裸片上的所述多个明显致命缺陷中的至少一个明显致命缺陷；及

基于通过所述多个测试中的所述至少一个测试的所述多个半导体裸片中的所述至少一个半导体裸片上的所述至少一个明显致命缺陷经由定位子系统确定所述一或多个半导体装置上针对基于缺陷的测试覆盖的一或多个间隙区域。

2.根据权利要求1所述的系统，所述一或多个处理器经进一步配置以执行所述程序指令，其使所述一或多个处理器：

经由所述表征子系统接收在所述一或多个半导体装置的制造期间由所述一或多个半导体制造子系统获取的所述表征测量。

3.根据权利要求1所述的系统，其中所述一或多个表征子系统包含经配置以执行一或多个线内缺陷检验工艺或一或多个度量工艺中的至少一者的一或多个表征工具。

4.根据权利要求1所述的系统，其中所述表征子系统经配置以采用先进深度学习技术或机器学习技术中的至少一者来基于所述表征测量确定所述一或多个半导体装置上的所述多个明显致命缺陷。

5.根据权利要求1所述的系统，所述一或多个处理器经进一步配置以执行所述程序指令，其使所述一或多个处理器：

经由所述测试子系统接收由所述一或多个测试工具子系统获取的针对所述一或多个半导体装置的所述测试测量。

6.根据权利要求1所述的系统，其中所述一或多个测试工具子系统包含经配置以执行一或多个电性晶片分类工艺、单元探测工艺、类别探测工艺或最终测试工艺中的至少一者的一或多个测试工具。

7.根据权利要求1所述的系统，其中所述多个半导体裸片中的所述至少一个半导体裸片通过所述多个测试中的所有测试。

8.根据权利要求1所述的系统，其中所述定位子系统分析通过所述多个测试中的所述至少一个测试的所述多个半导体裸片中的所述至少一个半导体裸片上的所述多个明显致命缺陷中的所述至少一个明显致命缺陷的位置或频率中的至少一者。

9.根据权利要求1所述的系统，所述一或多个处理器经进一步配置以执行所述程序指令，其使所述一或多个处理器：

基于所述一或多个半导体装置上基于缺陷的测试覆盖中的所述一或多个间隙区域来产生一或多个报告。

10.根据权利要求9所述的系统，其中所述一或多个报告包含用于调整所述一或多个半导体制造子系统或所述一或多个测试工具子系统中的至少一者以缓解基于缺陷的测试覆盖的所述一或多个半导体装置上的所述一或多个间隙区域的至少一个度量。

11.根据权利要求9所述的系统，其中所述一或多个报告包含经配置以评估基于缺陷的测试覆盖的所述一或多个半导体装置上的所述一或多个间隙区域的至少一个图表。

12.根据权利要求11所述的系统，其中所述至少一个图表经配置以比较特定半导体装置设计的时间范围内的测试覆盖间隙趋势。

13.根据权利要求11所述的系统，其中所述至少一个图表经配置以比较多个半导体装置设计的测试覆盖间隙。