[发明专利]一种碳化硅功率器件及其制备方法

权利要求书

1.一种碳化硅功率器件，为纵向结构的碳化硅MOSFET，包括自下而上依次设置的漏极、N⁺型碳化硅衬底、N^-型漂移层、N型JFET区和沟道区，其中N型JFET区和沟道区形成鳍型结构，在鳍型结构的两侧、沟道区的两端各有一个栅结构，所述栅结构包括栅极和包围栅极的栅介质层；在栅结构的底部设置有P型屏蔽区，或者所述P型屏蔽区包围栅结构的底部及远离鳍型结构的外侧；在沟道区上设置N⁺型表面区，源极位于N⁺型表面区之上；所述源极与N⁺型表面区、部分P型屏蔽区表面形成欧姆接触；所述漏极与N⁺型碳化硅衬底下表面形成欧姆接触。

2.如权利要求1所述的碳化硅功率器件，其特征在于，所述N⁺型碳化硅衬底的厚度为50～2000μm，掺杂浓度为1×10¹⁷～2×10²⁰cm^-3。

3.如权利要求1所述的碳化硅功率器件，其特征在于，所述N^-漂移层掺杂浓度为1×10¹⁵～2×10¹⁷cm^-3范围。

4.如权利要求1所述的碳化硅功率器件，其特征在于，所述N型JFET区为厚度1.5～2.5μm，掺杂浓度为1×10¹⁶～5×10¹⁷cm^-3的N型碳化硅。

5.如权利要求1所述的碳化硅功率器件，其特征在于，所述沟道区的厚度为0.2～1μm，N型或P型掺杂浓度在0～2×10¹⁷cm^-3；所述鳍型结构的宽度为0.1～1μm；沟道区掺杂浓度的具体值和鳍型结构的宽度视沟道区在零栅压下达到完全耗尽而定。

6.如权利要求1所述的碳化硅功率器件，其特征在于，所述P型屏蔽区为掺杂浓度1×10¹⁷～1×10²⁰cm^-3的P型碳化硅，位于栅结构底部的P型屏蔽区的厚度为0.5～3μm。

7.如权利要求1所述的碳化硅功率器件，其特征在于，所述N⁺型表面区厚度为0.1～0.8μm，掺杂浓度为1×10¹⁹～1×10²⁰cm^-3。

8.一种制备权利要求1～7任一所述的碳化硅功率器件的方法，其中所述碳化硅功率器件的P型屏蔽区包围栅结构的底部及远离鳍型结构的外侧，包括如下步骤：

1a)在N⁺型碳化硅衬底其上依次外延生长N^-型漂移层、N型JFET区和沟道区；

1b)在表面通过选择性注入形成位于沟道区和N型JFET区两侧的P型屏蔽区；

1c)在表面通过选择性注入制备位于沟道区上的N⁺型表面区；

1d)通过光刻和刻蚀在P型屏蔽区内刻蚀出两道沟槽，沟槽之间是N型JFET区、沟道区和N⁺型表面区层叠的鳍型结构；

1e)在沟槽内表面通过热氧化生长二氧化硅，得到栅介质层，并沉积多晶硅形成栅极；

1f)在器件上表面通过热氧化生长二氧化硅，并通过光刻和刻蚀形成栅极顶部的栅介质层；然后在器件上、下表面分别制备源极和漏极。

9.一种制备权利要求1～7任一所述的碳化硅功率器件的方法，其中所述碳化硅功率器件的P型屏蔽区位于栅结构的底部，包括如下步骤：

2a)在N⁺型碳化硅衬底其上依次外延生长N^-型漂移层、N型JFET区、沟道区和N⁺型表面区；

2b)通过光刻和刻蚀工艺刻蚀出两道沟槽，沟槽之间形成由N型JFET区、沟道区和N⁺型表面区层叠的鳍型结构；

2c)通过选择性注入在鳍型结构两侧的N型JFET区中制备P型屏蔽区；

2d)通过热氧化在P型屏蔽区上形成栅介质层，再沉积多晶硅并制作栅极；

2e)在器件上表面通过热氧化生长二氧化硅，并通过光刻和刻蚀形成栅极顶部的栅介质层；然后在器件上、下表面分别制备源极和漏极。