[发明专利]一种抗辐照金属氧化物半导体器件及其制备方法

说明书

本公开提供了一种抗辐照金属氧化物半导体器件及其制备方法，其中，该抗辐照金属氧化物半导体器件包括：氧化埋层，在氧化埋层下表面的中部被刻蚀减薄形成一凹槽，凹槽底部即氧化埋层被刻蚀减薄部分为第一氧化埋层，凹槽侧部即氧化埋层未被刻蚀部分为第二氧化埋层，金属氧化物半导体器件，形成于第一氧化埋层的上表面，背板，形成于凹槽内且突出于凹槽，衬底，形成于第二氧化埋层的下表面，冗余层，形成于衬底的下表面。该抗辐照金属氧化物半导体器件将金属氧化物半导体器件对应位置的氧化埋层减薄，再在减薄处设置背板，使氧化埋层中的总剂量辐射产生的固定电荷数量减少使总剂量辐射导致的金属氧化物半导体器件参数飘移的情况被缓解。

技术领域

本公开涉及半导体器件领域，尤其涉及一种抗辐照金属氧化物半导体器件及其制备方法。

背景技术

随着半导体制造工艺节点微缩至深亚微米尺度乃至纳米尺度，体硅上MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)晶体管的短沟道效应带来的性能恶化已经达到难以修正的地步。对于辐射环境下的半导体器件，必须考虑辐射效应对器件性能的影响。辐射效应包括单粒子效应(Single-Event Effects，SEE)与总剂量效应(Total IonizingDose，TID)。在辐射环境中，电离辐射的总剂量效应会导致绝缘层中产生固定的正电荷，这些固定正电荷往往会影响器件的参数，比如阈值电压和漏电流等。在SOI(即FDSOI，Fully-Depleted Silicon On Insulator，全耗尽绝缘体上硅)中，可能产生固定正电荷的绝缘层包括MOS器件的栅氧化层、层间介质隔离层以及氧化埋层(Buried Oxide，BOX层)，其中，BOX层中的固定电荷对MOS器件的影响最值得考虑。TID效应使得BOX层中产生固定电荷后，BOX层的电位升高，进而使得MOS器件的阈值电压降低。MOS器件阈值电压降低会导致器件的亚阈值漏电增加，同时也会增加器件的功耗，并带来散热问题。这些问题在射频应用领域是尤其不可接受的。目前已经存在一些讨论部分耗尽SOI抗辐照加固的报道，其使用的方法包括在顶层硅膜中额外加入隔离保护层以及将顶层硅膜的体区引出。然而这两种方法并不适用于解决上述在FDSOI中存在的TID效应导致的问题。

公开内容

鉴于上述问题，本公开提供了一种抗辐照金属氧化物半导体器件及其制备方法。

根据本公开的第一个方面，提供了一种抗辐照金属氧化物半导体器件，包括：

氧化埋层，在上述氧化埋层下表面的中部被刻蚀减薄形成一凹槽，上述凹槽底部即上述氧化埋层被刻蚀减薄部分为第一氧化埋层，上述凹槽侧部即上述氧化埋层未被刻蚀部分为第二氧化埋层；

金属氧化物半导体器件，形成于上述第一氧化埋层的上表面；

背板，形成于上述凹槽内且突出于上述凹槽；

衬底，形成于上述第二氧化埋层的下表面；以及

冗余层，形成于上述衬底的下表面。

可选地，上述第一氧化埋层的厚度小于10nm。

可选地，上述背板和上述冗余层的厚度和材料均相同。

可选地，上述第一氧化埋层的面积大于上述金属氧化物半导体器件与上述第一氧化埋层的接触面积。

本公开的第二方面提供了一种抗辐照金属氧化物半导体器件制备方法，适用于上述的抗辐照金属氧化物半导体器件的制备，晶圆的衬底上制作有氧化埋层，该方法包括：

在上述氧化埋层的上表面的中部制作金属氧化物半导体器件；

从上述衬底的下表面的中部进行刻蚀，直至上述氧化埋层的中部被刻蚀至满足预设尺寸条件，形成一凹槽；

在上述凹槽内和上述衬底的下表面采用同样的方法一次生成背板和冗余层；