[发明专利]表贴式双面散热半导体功率器件的封装方法

说明书

本发明提供一种表贴式双面散热半导体功率器件的封装方法，包括如下步骤：提供引线框架及芯片；焊锡膏上芯，通过焊锡膏将芯片焊接在各自对应的基岛上；键合，将芯片与管脚部通过铜片相连并压焊；清洗，对焊接有芯片和铜片的引线框架进行清洗；塑封，采用塑封料将压焊后的引线框架进行封装，形成塑封体，且仅露出管脚；研磨，将塑封体上表面进行研磨，露出顶部铜片作为散热片；上锡，对塑封体外部的管脚以及外露的铜片上锡；切筋、测试及印字、包装出货。本发明能更好的解决功率器件散热问题，提升功率器件性能。

技术领域

本发明属于半导体技术领域，特别是涉及一种表贴式双面散热半导体功率器件的封装方法。

背景技术

功率半导体器件主要应用于新能源汽车、服务器电源、BMS、开关电源、逆变器等领域，其具有很大的发展空间，同时碳化硅材料、氮化镓材料及先进封装技术也在蓬勃发展中。

目前功率半导体器件普遍采用薄外型封装(TO型封装)，如TO-220、TO-251、TO-263等封装，它们主要应用于中低压领域。在中高压应用领域中，TO-247封装占主导地位，其基岛与TO-220、TO-251、TO-263等封装相比，具有更大的基岛，能够封装更大面积和更大功率的芯片。

然而，TO-247管脚宽度较窄，塑封后的产品管脚与塑封料之间容易发生变形，导致产品的抗冲击能力降低；TO-247封装属于通孔插件封装，其散热需要单独增加散热片，其散热效果没有SMT封装器件效果好；TO-247封装出来的产品还存在较高的封装电感和封装电阻，会增加器件的开关损耗和导通损耗，影响产品的整体性能。常规TO封装多为单面散热，散热效率低，器件热阻大，影响器件的工作效率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种表贴式双面散热半导体功率器件的封装方法，用于解决现有技术中半导体器件封装散热效率低，影响功率器件性能的问题。

为实现上述目的及其他相关目的，本发明提供一种表贴式双面散热半导体功率器件的封装方法，所述表贴式双面散热半导体功率器件的引线框架包括框架本体和多个横向设置于框架本体上的框架单元，每个所述框架单元包括一个基岛及独立设置于基岛底端的管脚组件，所述管脚组件包括多个并排设置的管脚，每个管脚靠近基岛的一端设置有管脚部，其特征在于，所述封装方法包括如下步骤：

提供引线框架及芯片；

焊锡膏上芯，通过焊锡膏将芯片焊接在引线框架各自对应的基岛上；

键合，将芯片与管脚部通过铜片相连并压焊；

清洗，对焊接有芯片和铜片的引线框架进行清洗；

塑封，采用塑封料将压焊后的引线框架进行封装，形成塑封体，且仅露出管脚；

研磨，对所述塑封体上表面进行研磨，露出顶部铜片作为散热片；

上锡，对所述塑封体外部的管脚以及外露的铜片进行电镀上锡；

切筋、测试及印字、包装出货。

可选地，每个所述框架单元中的管脚数量为4个，各个所述管脚沿横向均匀分布，且各个所述管脚的宽度和厚度尺寸相同。

可选地，每个所述框架单元中各个管脚部之间相互独立、或者两个相邻管脚部连接、或者三个相邻管脚部连接。

可选地，所述铜片键合步骤中，所述铜片的一端与芯片在第一焊接位焊接，另一端与管脚部在第二焊接位焊接，所述铜片的上表面为平面，且在焊接位置处向下凸出，所述铜片的底部与芯片在第三焊接位焊接，所述第三焊接位设置于第一焊接位和第二焊接位之间，且所述铜片在第三焊接位和第一焊接位处的凸出高度相等。

可选地，所述清洗步骤中，采用等离子清洗机对引线框架进行清洗。

可选地，所述塑封步骤中，所述塑封料采用环氧塑封料。