[发明专利]一种SiC MOSFET器件及其制备方法

说明书

本申请涉及碳化硅功率器领域，公开了一种SiC MOSFET器件及其制备方法，SiC MOSFET器件包括衬底、外延底层、基层、源极层、栅极、栅介质层、沟道段、沟道长度减缩段、浮空段、隔离层、源极和漏极；SiC MOSFET器件基于如下方法制备，包括：在衬底的第一表面上形成外延底层和基层，在基层上形成源极层和基极结，在沟槽内形成栅极、栅介质层、沟道段、沟道长度减缩段和浮空段，在栅极层上形成隔离层，在隔离层和源极层上形成源极，在衬底第二表面上形成漏极。本申请的栅介质层缺陷密度低，击穿电压高，可靠性高。

技术领域

本申请涉及碳化硅功率器件领域，尤其是涉及一种SiC MOSFET器件及其制备方法。

背景技术

碳化硅因其禁带宽度大、高热导率、高击穿场强、高电子饱和速率以及强抗辐射性，使得碳化硅功率半导体器件能够应用于高温、高压、高频以及强辐射的工作环境下。

垂直形MOSFET主要包括平面双注入型MOSFET和沟槽型MOSFET。其中，沟槽型MOSFET器件不存在JFET区电阻且具有更高的元胞密度，因而被认为具有更广泛的应用前景。

但是，在沟槽型MOSFET中，栅氧直接暴露于漂移区中，其栅氧拐角处电场集中。SiC的介电常数是SiO₂介电常数的2.5倍，阻断状态下，沟槽底部的栅氧拐角处在没有达到SiC临界击穿电场时栅氧已经被提前击穿，器件可靠性下降。

发明内容

为了解决沟槽型SiC MOSFET器件栅氧提前击穿的问题，提高沟槽型SiC MOSFET器件的可靠性，本申请提供了一种SiC MOSFET器件及其制备方法。

第一方面，本申请提供一种SiC MOSFET器件，采用如下的技术方案：

一种SiC MOSFET器件，包括：

衬底，具有第一表面和相对的第二表面；

设于所述衬底第一表面上的外延层，所述外延层包括外延底层、位于所述外延底层上的基层、以及位于所述基层上的源极层，所述外延层开设有沟槽，所述沟槽贯穿所述源极层与所述基层并延伸至所述外延底层，所述沟槽具有位于所述外延底层中的槽底，所述沟槽的上部开口宽度大于其下部槽底的宽度，所述沟槽的两侧斜侧壁与所述第一表面的槽侧夹角介于50°~70°；

所述外延层顺从所述沟槽的槽内形状形成有重定义沟道层,所述重定义沟道层包括位于两侧斜侧壁上部的沟道段、位于其中一侧或两侧斜侧壁下部的沟道长度减缩段、以及位于所述槽底的浮空段；

覆盖所述重定义沟道层的栅介质层,包括第一介质层和第二介质层，其中，所述第一介质层设于所述沟槽的槽底，所述第二介质层覆盖所述沟槽的两侧斜侧壁且一体相连在所述第一介质层上，使所述沟槽的槽底上的介质厚度大于两侧斜侧壁的介质厚度；

设于所述沟槽内的栅极，所述栅极的底部受控在所述沟道长度减缩段的高度范围中。

通过上述技术方案，本申请沟槽上部开口宽度大于其下部槽底的宽度，且沟槽的两侧斜侧壁与所述第一表面的槽侧夹角介于50°~70°，因此可以降低沟槽内栅介质层的缺陷密度，还可以提高沟槽的载流子迁移率，降低导通电阻。此外，本申请的重定义沟道层可以重新定义沟道长度，以降低栅氧的缺陷密度，还可以抵御DS极反向击穿电压的电场，有效减少了栅介质层承受的电场强度，起到保护栅介质层的作用，进一步避免栅介质层被提前击穿，并使得器件的击穿电压提高。其次，由于沟槽的两侧主要为基层，与栅极导电类型相同的基层可以进一步抵御DS极反向击穿电压的电场，保护栅介质层，提高器件的可靠性。

优选的，所述SiC MOSFET器件还包括：

设于所述栅极上的隔离层；

设于所述隔离层和外延层上的源极；

设于所述衬底第二表面上的漏极；